简易数字频率计课程设计报告91682866.docx

简易数字频率计课程设计报告91682866.docx

《简易数字频率计课程设计报告91682866.docx》由会员分享，可在线阅读，更多相关《简易数字频率计课程设计报告91682866.docx（19页珍藏版）》请在冰豆网上搜索。

简易数字频率计课程设计报告91682866

（此文档为word格式，下载后您可任意编辑修改！

）

目录

第一章技术指标

1.1整体功能要求

1.2系统结构要求

1.3电气指标

1.4扩展指标

1.5设计条件

第二章整体方案设计

2.1算法设计

2.2整体方框图及原理

第三章单元电路设计

3.1时基电路设计

3.2闸门电路设计

3.3控制电路设计

3.4小数点显示电路设计

3.5整体电路图

3.6整机原件清单

第四章测试与调整

4.1时基电路的调测

4.2显示电路的调测

4-3计数电路的调测

4.4控制电路的调测

4.5整体指标测试

第五章设计小结

5.1设计任务完成情况

5.2问题及改进

5.3心得体会

附录

参考文献

第一章技术指标

1.整体功能要求

频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。

其扩展功能可以测量信号的周期和脉冲宽度。

2.系统结构要求

数字频率计的整体结构要求如图所示。

图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。

数字频率计整体方案结构方框图

3.电气指标

3.1被测信号波形：

正弦波、三角波和矩形波。

3.2测量频率范围：

分三档：

1Hz~999Hz

0.01kHz~9.99kHz

0.1kHz~99.9kHz

3.3测量周期范围：

1ms~1s。

3.4测量脉宽范围：

1ms~1s。

3.5测量精度：

显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误差）。

3.6当被测信号的频率超出测量范围时,报警.

4.扩展指标

要求测量频率值时，1Hz~99.9kHz的精度均为+1。

5.设计条件

5.1电源条件：

+5V。

5.2可供选择的元器件范围如下表

型号

名称及功能

数量

NE555

定时器

1片

74151

8选1数据选择器

2片

74153

双4选1数据选择器

2片

7404

六反向器

1片

4518

十进制同步加/减计数器

2片

74132

四2输入与非门（有施密特触发器）

1片

74160

十进制同步计数器

3片

C392

数码管

3片

4017

十进制计数器/脉冲分配器

1片

4511

4线－七段所存译码器/驱动器

3片

TL084

1片

10K电位器

1片

电阻电容

拨盘开关

1个

门电路、阻容件、发光二极管和转换开关等原件自定。

第二章整体方案设计

2.1算法设计

频率是周期信号每秒钟内所含的周期数值。

可根据这一定义采用如图2-1所示的算法。

图2-2是根据算法构建的方框图。

被测信号

图2-2频率测量算法对应的方框图

在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。

改闸门信号控制闸门电路的导通与开断。

让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。

测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s内被测信号的周期量误差在10̄³量级，则要求闸门信号的精度为10̄⁴量级。

例如，当被测信号为1kHz时，在1s的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10̄⁴，闸门信号的误差不大于0.1s，固由此造成的计数误差不会超过1，符合5*10̄³的误差要求。

进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10̄³范围内。

但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。

假设闸门脉冲宽度加至10s，则闸门导通期间可以计数5次，由于数值5是10s的计数结果，故在显示之间必须将计数值除以10.

2.2整体方框图及原理

输入电路：

由于输入的信号可以是正弦波，三角波。

而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。

在整形之前由于不清楚被测信号的强弱的情况。

所以在通过整形之前通过放大衰减处理。

当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。

当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。

频率测量：

测量频率的原理框图如图2-3.测量频率共有3个档位。

被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。

时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。

被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。

周期测量：

测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。

方波信号中的脉冲宽度恰好为被测信号的1个周期。

将方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。

计数器累计的结果可以换算出被测信号的周期。

用时间Tx来表示：

Tx=NTs式中：

Tx为被测信号的周期；N为计数器脉冲计数值；Ts为时基信号周期。

时基电路：

时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为

T1=0.7（Ra+Rb）CT2=0.7RbC

重复周期为T=T1+T2。

由于被测信号范围为1Hz~1MHz，如果只采用一种闸门脉冲信号，则只能是10s脉冲宽度的闸门信号，若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会给用户带来不便，所以可将频率范围设为几档：

1Hz~999Hz档采用1s闸门脉宽；0.01kHz~9.99kHz档采用0.1s闸门脉宽；0.1kHz~99.9kHz档采用0.01s闸门脉宽。

多谐振荡器经二级10分频电路后，可提取因档位变化所需的闸门时间1ms、0.1ms、0.01ms。

闸门时间要求非常准确，它直接影响到测量精度，在要求高精度、高稳定度的场合，通常用晶体振荡器作为标准时基信号。

在实验中我们采用的就是前一种方案。

在电路中引进电位器来调节振荡器产生的频率。

使得能够产生1kHz的信号。

这对后面的测量精度起到决定性的作用。

计数显示电路：

在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。

在计数的时候数码管不显示数字。

当计数完成后，此时要使数码管显示计数完成后的数字。

控制电路：

控制电路里面要产生计数清零信号和锁存控制信号。

控制电路工作波形的示意图如图2-5.

第三章单元电路设计

3.1时基电路设计

图3-1时基电路与分频电路

它由两部分组成:

如图3-1所示，第一部分为555定时器组成的振荡器（即脉冲产生电路）,要求其产生10000Hz的脉冲.振荡器的频率计算公式为:

f=1.43/（（R1+2*R2）*C）,因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆,电容取0.1uF.这样我们得到了比较稳定的脉冲。

在R1和R3之间接了一个10K的电位器便于在后面调节使得555能够产生非常接近1KHz的频率。

第二部分为分频电路,主要由4518组成（4518的管脚图，功能表及波形图详见附录），因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求为0.01s、0.1s和1s。

4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。

计数器在脉动模式可级联，通过将Q³连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。

如图3-2所示，555产生的10kHz的信号经过四次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。

图3-21kHz的方波分频后波形图

3.2闸门电路设计

如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。

74151的CBA接拨盘开关来对选频进行控制。

当CBA输入001时74151输出的方波的频率是1Hz；当CBA输入010时74151输出的方波的频率是10Hz；当CBA输入011时74151输出的方波的频率是100Hz；这里我们以输出100Hz的信号为例。

分析其通过4017后出现的波形图（4017的管脚图、功能表和波形图详见附录）。

4017是5位计数器，具有10个译码输出端，CP，CR，INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。

100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。

也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭闸门。

图3-3闸门电路

图3-4

3.3控制电路设计

通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。

其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。

比如频率，周期，脉宽。

同时控制电路还要产生74160的清零信号，4511的锁存信号。

控制电路。

计数电路和译码显示电路详细的电路如图3-5所示。

当74153的CBA接001、010、011的时候电路实现的是测量被测信号频率的功能。

当74153的CBA接100的时候实现的是测量被测信号周期的功能。

当74153的CBA接101的时候实现的是测量被测信号脉宽的功能。

图3-6是测试被测信号频率时的计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图。

其中第一个波形是被测信号的波形图、第二个是PT端输入信号的波形图、第三个是计数器的清零信号。

第四个是锁存信号。

PT是高电平的时候计数器开始工作。

CLR为低电平的时候，计数器清零。

根据图得知在计数之前对计数器进行了清零。

根据4511（4511的管脚图和功能表详见附录）的功能表可以知道，当锁存信号为高电平的时候，4511不送数。

如果不让4511锁存的话，那么计数器输出的信号一直往数码管里送。

由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。

那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。

根据图可以看到，当PT到达下降沿的时候，此时4511的LE端的输入信号也刚好到达下降沿。

图3-6计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图

图3-6，是测量被测信号频率是1.1KHz的频率的图。

由于multsisim软件篇幅的关系。

时基电路产生的信号直接用信号发生器来代替。

图中电路1K的信号经过分频后选择的是100Hz的信号为基准信号。

那么这个电路实现测量频率的范围是0.01KHz~9.99KHz的信号的频率。

同时控制电路也实现了对被测信号的周期和脉宽的测量。

当CBA的取一定的值，电路实现一定的测量功能。

3.4小数点显示电路设计

在测量频率的时候，由于分3个档位，那么在不同的档的时候，小数点也要跟着显示。

比如CBA接011测量频率的时候，它所测信号频率的范围是0.1KHz~99.9KHz，那么在显示的时候三个数码管的第二个数码管的小数点要显示。

CBA接010测量