多路智力竞赛抢答器.docx
《多路智力竞赛抢答器.docx》由会员分享，可在线阅读，更多相关《多路智力竞赛抢答器.docx（15页珍藏版）》请在冰豆网上搜索。
多路智力竞赛抢答器
湖南工学院
多路智力竞赛抢答器设计报告书
课程名称：
多路智力竞赛抢答器
系部名称：
电气与信息工程系
专业名称：
电子信息工程技术
班级名称：
电信0702
设计人：
裴书茂
学号：
0
指导老师:
设计时间:
湖南工学院
（课程设计任务书目录）
前言1
设计功能要求2
抢答器框架设计3
电路设计4
1）抢答电路设计4
2）定时电路设计5
3）报警电路设计6
4）时序控制电路设计7
元器件介绍8
1）74LS148功能介绍8
2）74LS192功能介绍9
仿真电路实验10
1）Proteus仿真电路图10
实物制作11
1）原理图11
2）PCB制图12
3）焊接与调试13
心得体会15
鸣谢15
参考资料15
随着电子技术的飞跃发展，社会发展步入了信息时代，随着信息时代对人才高素质和信息化的要求，随着高等教育发展的趋势，人们的生活水平提高，对精神文明生活的要求也跟着提高，这对电子领域提出了跟更高的要求。
电子学是一门应用很广泛的科学技术，发展及其迅速。
要想学好这门技术，首先是基础理论的系统学习，然后要技术训练，进而培养我们对理论联系实际的能力，设计电路的能力，实际操作的能力，以及培养正确处理数据、分析和综合实验结果、检查和排除故障的能力。
同时也加深我们对电子产品的理解。
智力抢答器的设计和测试作为此次课程设计的课题，我们采用一般意义上的设计方案，即采用集成芯片构成电路。
数字电路具有很多的有点：
（1）便于高度集成化。
由于数字电路采用二进制，因此单元电路的结
构简单，允许电路参数有较大的离散性，便于集成。
（2）工作可靠性高，抗干扰能力强。
数字信号用二进制表示，数字电
路的识别能力强。
（3）数字信息便于长期存放。
（4）数字电路集成产品多，通用性强，成本低。
（5）保密性好。
数字信息容易进行加密处理，不易被窃取。
设计功能要求
一、功能要求
1、设计制作一个可容纳5组参赛的数字式枪答器，每组设置一个抢答按钮供抢答者使用。
2、给主持人设置一个控制开关，用来控制系统的清零和抢答的开始。
3、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号（1〜5）,同时扬声器给出音响提示。
同时禁止其他选手抢答。
4、抢答器具有定时抢答的功能，抢答时间设定为30秒，当主持人按下开始按钮时，定时器立刻倒计时，并显示。
选手在设定的时间内抢答有效。
超过时间抢答无效，定时显示器显示00。
二、设计步骤与要求
1、拟定电路的组成框图，要求能实现所有功能，使用的元器件少，成本低。
2、设计并安装电路，要求布线整齐、美观，便于级联和调试。
3、测试所设计抢答器的逻辑功能，满足各项功能要求。
4、画出整机逻辑电路图。
5、写出设计报告。
抢答器框架设计
定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成定时抢答的功能。
如图所示为总体方框图。
工作原理为：
接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置；开始"状态，宣布“开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：
优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
电路设计
抢答电路设计
设计电路如图2所示。
电路选用优先编码器74LS148和锁存器74LS297来完成。
该电路主要完成两个功能：
一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
图2
工作过程：
开关S置于"清除"端时，RS触发器的R、S端均为0，4个触发器输出置0,使74LS148的优先编码工作标志端（图中5号端）=0,使之处于工作状态。
当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO图中4端）=1,七段显示电路74LS48处于工作状态，4Q3Q2Q=10经译码显示为5”。
此外，CTR=1,使74LS148优先编码工作标志端（图中5号端）=1,处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，74LS148的此时由于仍为CTF=1,使优先编码工作标志端（图中5号端）=1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新置清除”然后再进行下一轮抢答。
74LS148为8线—3线优先编码器，表1为其功能表。
输入
输
出
ST
瓦
毎
瓦
瓦
瓦
石
耳
K
^EX
乙
1
X
X
X
X
X
X
1
1
1
1
i
fo
''i
~r
~r~
~r
~r~
~r
~F
1
I
1
1
i
0
foJ
X
X
X
X
X
X
X
0
0
0
0
0
i
0
X
X
X
X
X
X
0
1
0
0
1
0
1
[o1
X
X
X
X
X
0
1
1
0
1
0
0
t
0
X
X
X
X
0
1
1
1
0
1
1
0
i
0
X
X
X
0
1
1
1
1
1
0
0
0
i
0
X
X
0
1
1
1
1
1
I
0
i
0
i
0
X
0
1
1
1
1
1
1
1
1
0
0
i
0
0
I
1
1
1
1
I
1
1
1
i
01
二、定时电路设计
节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。
具体电路如图3。
原理及设计：
该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。
具体电路如图3所示。
两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
原理及设计：
该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、
74LS48译码电路和2个7段数码管即相关电路组成。
具体电路如图3所示。
两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号
^%LS48YS
由时钟产生电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电
路，控制报警电路报警，同时以后选手抢答无效。
结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R仁15KR2=68KC=10uF代入到上式中
即得，即秒脉冲。
三、报警电路设计
由555芯片构成多谐振荡电路，555的输出信号再经三极管放大,从而推动扬声器发声。
控制电路包括时序和报警两个电路，如图4所示。
控制电路需具有以下几个功能。
主持人闭合开关扬声器发声，多路抢答器电路和计时电路进入正常状态；参赛者按键时，扬声器发声，抢答电路和计时电路停止工作；抢答时间到，无人抢答，扬声器发声，抢答电路和计时电路停止工作
+5V.
四、时序控制电路设计
时序控制电路是抢答器设计的关键，它要完成以下三项功能。
1）主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。
2）当参赛选手按动抢答按键时，扬声器发声，抢答电路和定时电路停止工作。
图5
3）当设定的抢答时间到，无人抢答时，扬声器发声，定时和定时电路停止工作。
根据上面的功能要求，设计的时序控制电路如（图5）所示。
图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。
图11、4的工作原理是：
主持人控制开关从"清除"位置拨到"开始"位置时，来自于（图2）中的74LS279的输出1Q=0,经G3反相，A=1,则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。
同时，在定时时间未到时，则“定时到信号”为1，门G2的输出=0，使74LS148处于正常工作状态，从而实现功能①的要求。
当选手在定时时间内按动抢答键时，1Q=1，
经G3反相，A=0,封锁CP信号，定时器处于保持工作状态；同时，门G2的
输出=1，74LS148处于禁止工作状态，从而实现功能②的要求。
当定时时间到时，则“定时到信号”为0,=1，74LS148处于禁止工作状态，禁止选手进行抢答。
同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现（功能3）的要求。
集成单稳触发器74LS121用于控制报警电路及发声的时间。
元器件介绍
一、74LS148功能介绍
在优先编码器电路中，允许同时输入两个以上编码信号。
不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。
在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。
74148是一个八线-三线优先级编码器。
如图6所示的是八线-三线编码器74148的管脚图引脚图。
£0
GS
、74LS192功能介绍
74LS192是双时钟方式的十进制可逆计数器。
CPU为加计数时钟输入端，CPD为减计数时钟输入端
LD为预置输入控制端，异步预置。
CR为复位输入端，高电平有效，异步清除。
C0为进位输出：
1001状态后负脉冲输出。
B0为借位输出：
0000状态后负脉冲输出。
VocPoMRICOTCuPL巴P3
输入
輸出
MK
PL
F3
理
Fl
FO
Q3
92
QI
00
1
X
X
X
X
X
X
X
0
0
0
0
0
0
X
y
d
e
b
t
d
£
b
a
0
1
1
X
X
X
X
t
1时数
0
1
1
X
X
X
X
诫计数
仿真电路实验
Proteus仿真电路图
仿真电路课实现抢答功能，由于软件局限，报警电路没有在仿真当中
实物制作
原理图
PCB制图
三、焊接与调试
在制板中最重要的一个环节就是线路的印制。
在这次的制作中，由于打印的客观原因，使在转印的效果不是很好。
做出的实物没有预期的好。
这也是以后一定要注意的地方。
1）焊接部分需要注意的是：
严格按照线路的设计进行焊接，首先焊接过孔，在对元器件进行焊接。
焊接时间不宜过久，但要完全熔着，以免造成冷焊。
焊点的表面要平滑、有光泽。
焊点完全冷却前，不可移动。
电烙铁不用时要放置于电烙铁架上，并随时保持烙铁头的清洁。
焊接完毕，要在烙铁头镀上薄层焊锡，避免氧化，并等冷却后再收存。
2）调试部分需要注意的是：
在通电之前必须对照原理图对线路进行详细的检查。
检查是否有虚焊或者为焊接的点。
可用万用表进行线路检查，看是否有线路在焊接的时候不慎连接在了一起，如有进行修改。
在检查完毕之后才可以通电测试。
如果在通电之后任然有问题，应立即断电，再仔细检查。
心得体会
通过这次设计，我的理论知识掌握得更扎实，动手能力明显提高。
同时，
通过网上搜索等多方面的查询资料，我学到许多在书本上没有的知识，也认识到理论联系实践的重要。
在制作当中遇到了许多以前没遇到的困难。
我们利用许多的方法去解决所遇到的问题。
制作好以后，虽然基本符合设计要求，但我们总觉得欠缺点什么。
这次设计，让我感受最深是。
在仿真的阶段遇到很多的问题，计时电路不能随抢答而停止，还有就是由于软件的局限在仿真时候没有完成整体电路的调试，这也为最后的实物调试造成了困难。
我们一定要具备一定的检查、排除电路故障的能力。
我深刻认识到了“理论联系实际”的这句话的重要性与真实性。
而且通过对此课程的设计，我不但知道了以前不知道的理论知识，而且也巩固了以前知道的知识。
最重要的是在实践中理解了书本上的知识，明白了学以致
用的真谛。
在整个设计到电路的焊接以及调试过程中，我个人感觉调试部分是最难的，由于在印制电路板的时候效果不好出现很多的断线，这让整个焊接和调试
很麻烦。
调试是一个经验的积累过程，没有经验是不可能在短时间内将其完成的，可能也是老师要求我们加以提高的一个重要方面吧！
鸣谢
感谢老师的耐心指导；
感谢同学的帮助；
感谢湖南工学院电信系实验老师的大力支持；
感谢湖南工学院对我的支助。
参考文献
宋树祥《高频电子线路》北京大学出版社
谢自美《电子线路设计•实验■测试》华中科大出版社
17
升级会员 