数字电子技术期末复习题库及答案.docx
《数字电子技术期末复习题库及答案.docx》由会员分享，可在线阅读，更多相关《数字电子技术期末复习题库及答案.docx（46页珍藏版）》请在冰豆网上搜索。
数字电子技术期末复习题库及答案
第1单元
能力训练检测题
一、填空题
1、由二值变量所构成的因果关系称为_逻辑_关系。
能够反映和处理_逻辑—关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示_高_电平，“0”表示_低_电平。
3、数字电路中，输入信号和输出信号之间的关系是—逻辑一关系，所以数字电路也称为_逻辑—电路。
在—逻辑_关系中，最基本的关系是_与逻辑_、_或逻辑_和_非逻辑_。
4、用来表示各种计数制数码个数的数称为_基数—，同一数码在不同数位所代表的_权_不同。
十进制计数各位的_基数—是10,_位权_是10的幕。
5、_8421_BCD码和_2421_码是有权码；_余3_码和_格雷_码是无权码。
6、_进位计数制_是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现
计数的，简称为_数_制。
任意进制数转换为十进制数时，均采用_按位权展开求和一的方
法。
7、十进制整数转换成二进制时采用_除2取余—法；十进制小数转换成二进制时采用_乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成_二进一制，然后再根据转换的_二进_数，按照_三个数码_一组转换成八进制；按_四个数码_一组转换成十六进制。
9、逻辑代数的基本定律有_交换一律、—结合一律、—分配_律、一反演一律和_非非一律。
10、最简与或表达式是指在表达式中_与项中的变量最少，且_或项一也最少。
13、卡诺图是将代表_最小项_的小方格按_相邻_原则排列而构成的方块图。
卡诺图的画图规则：
任意两个几何位置相邻的_最小项_之间，只允许_一位变量_的取值不同。
14、在化简的过程中，约束项可以根据需要看作_1_或_0_。
二、判断正误题
1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。
（对）
2、异或函数与同或函数在逻辑上互为反函数。
（对）
3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）
4、二进制计数中各位的基是2，不同数位的权是2的幕。
（对）
3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）
4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（错）
5、逻辑函数F=AB+AB+BC+BC已是最简与或表达式。
（错）
6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。
（错）
7、卡诺图中为1的方格均表示逻辑函数的一个最小项。
（对）
8、在逻辑运算中，“与”逻辑的符号级别最高。
9、标准与或式和最简与或式的概念相同。
10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。
三、选择题
B）°
1、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（
6、A+BC=（C）°
四、简述题
1、逻辑代数与普通代数有何异同?
0〜9个，逻辑代数
答：
逻辑代数中仅含有0和1两个数码，普通代数含有的数码是
是逻辑运算，普通代数是加、减、乘、除运算。
2、什么是最小项？
最小项具有什么性质？
答：
一个具有n个逻辑变量的与或表达式中，若每个变量以原变量或反变量形式仅出现一次，就可组成2n个“与”项，我们把这些“与”项称为n个变量的最小项，分别记为
mn°最小项具备下列性质：
1对于任意一个最小项，只有一组变量取值使它的值为1,而变量取其余各组值时，
该最小项均为0°
2任意两个不同的最小项之积恒为0°
3变量全部最小项这和恒等于1°
3、试述卡诺图化简逻辑函数的原则和步骤。
答：
利用卡诺图化简逻辑函数式的步骤：
1根据变量的数目，画出相应方格数的卡诺图；
2根据逻辑函数式，把所有为“1”的项画入卡诺图中；
3用卡诺圈把相邻最小项进行合并，合并时就遵照卡诺圈最大化原则；
4根据所圈的卡诺圈，消除圈内全部互非的变量，每一个圈作为一个“与”项，将各“与”项相或，即为化简后的最简与或表达式。
五、计算题
1、用代数法化简下列逻辑函数
①F（AB）CABF（AB）CAB
ACBCAB解：
—
CABAB
CAB
②FACABBC
FACABBC
解：
ACBCA
ACB
③F
ABCABCABCABCABC
解：
FABCABCABCABCABC
abAbAc
④F
ABBCDCDABC
ACD
解：
FABBCDCDABCACD
ABACCDBC
ABABCABCCDBC
ABCDBC
2、用卡诺图化简下列逻辑函数
1F（A,B,C,D）=Em（3,4,5,7,9,13,14,15
FABCACDACDABC
在图中，m5,m7,mi3,mi5虽然可画成一个圈，但它的每一个最小项均被别的卡诺圈圈过，因此是多余圈。
2F（A,B,C,D）=刀m（1,3,5,7,9,11,13）
F（A,B,C,D）ADBDCD
3
m（0,1,2,3,4,6,7,8,9,10,11,14）
Y（A,B,C,D）
YBADACCD
圈零法：
本题0的数量远少于1的数量，使用圈零法较简便。
Y（ABCABDBCD）B（AC）（AD）（CD）B'A'CA'D'CD'
3、完成下列数制之间的转换
①（365）io=（101101101）2=（555）8=（16D）代笑（11101.1）2=（29.5）10=（35.4）8=（1D.8）代
3（57.625）10=（111001.1012=（71.5）8=（39.A）代
4、完成下列数制与码制之间的转换（6分）
1（47）10=（01000111）8421码
2（25.25）10=（00100101.00120101）8421BCD=（31.2）8
第2单元能力训练检测题
一、填空题：
1基本逻辑关系的电路称为—逻辑门一，其中最基本的有—与门_、_或门_和_非一门。
常用的复合逻辑门有—与非_门、一或非」门_与或非_门、—异或一门和—同或—门。
2、CMOS集成电路是由—增强_型_PMOS管和_增强_型_NMOS_管组成的互补对称MOS门电路，其中CC4000系列和—高速—系列是它的主要子系列。
3、功能为“有0出1全1出0”的门电路是_与非」门具有“_有1出1全0出0_”功能的门电路是或门；实际中集成_与非一门应用的最为普遍。
4、普通的TTL与非门输出只有_高电平“1”_和_低电平“0”_两种状态；TTL三态与非门除了具有」_态和_0_态，还有第三种状态_高阻—态，三态门可以实现_总线—结构。
5、集成电极开路的TTL与非门又称为_OC_门，其输出可以_“线与_。
6、TTL集成电路和CMOS集成电路相比较，_TTL_集成门的带负载能力较强，_CMOS集成门的抗干扰能力较强。
7、当外界干扰较小时，TTL_与非_门闲置的输入端可以_悬空_处理；TTL_或非」门不使用的闲置输入端应与_地相接；CMOS门输入端口为“与”逻辑关系时，闲
置的输入端应接_高_电平，具有“或”逻辑端口的CMOS门多余的输入端应接_低_电平;
即CMOS门的闲置输入端不允许悬空。
二、判断正误题
1、所有的集成逻辑门，其输入端子均为两个或两个以上。
（
错
）
2、根据逻辑功能可知，异或门的反是同或门。
（
对
）
3、具有图腾结构的TTL与非门可以实现“线与”逻辑功能。
（
错
）
4、逻辑门电路是数字逻辑电路中的最基本单元。
（
对
）
5、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。
（
错
）
6、74LS系列产品是TTL集成电路的主流，应用最为广泛。
（
对
）
7、74LS系列集成芯片属于TTL型，CC4000系列集成芯片属于
CMOS型。
（
对
）
8、OC门可以不仅能够实现“总线”结构，还可构成与或非逻辑。
（
对
）
9、CMOS电路的带负载能力和抗干扰能力均比TTL电路强。
三、选择题
1、具有“有1出0、全0出1”功能的逻辑门是（B）。
A、与非门B、或非门C、异或门
2、CMOS电路的电源电压范围较大，约在（B）。
A、—5V~+5VB、3~18VC、5~15VD、
D、同或门
+5V
（
错
）
3、若将一个TTL异或门当做反相器使用，则异或门的A和B输入端应：
（A）。
A、B输入端接高电平，A输入端做为反相器输入端
B、B输入端接低电平，A输入端做为反相器输入端
C、A、B两个输入端并联，做为反相器的输入端
D、不能实现
4、（C）的输出端可以直接并接在一起，实现“线与”逻辑功能。
A、TTL与非门B、三态门C、OC门D、异或门
5、（A）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。
A、三态门B、TTL与非门D、异或门C、0C门
6、一个两输入端的门电路，当输入为10时，输出不是1的门电路为（C）。
A、与非门B、或门C、或非门D、异或门
7、一个四输入的与非门，使其输出为0的输入变量取值组合有（B）。
A、15种B、1种C、3种D、7种
四、简述题
1、数字电路中，正逻辑和负逻辑是如何规定的？
答：
数字电路中只有高、低电平两种取值。
用逻辑“1”表示高电平，用逻辑“0”
表示低电平的方法称为正逻辑；如果用逻辑“0”表示高电平，用逻辑“1”表示低电平，
则称为负逻辑。
2、你能说出常用复合门电路的种类吗？
它们的功能如何？
答：
常用的复合门有与非门、或非门、与或非门、异或门和同或门。
其中与非门的
功能是“有0出1，全1出0”；或非门的功能是“有1出0，全0出1”；与或非门的功能是“只要1个与门输出为1，输出为0，两个与门全部输出为0时，输出为1”；异或门的功能是“相异出1，相同出0”；同或门的功能是“相同出1，相异出0”。
3、TTL与非门闲置的输入端能否悬空处理？
CM0S与非门呢？
答：
TTL与非门闲置的输入端一般也不要悬空处理，但当外界干扰较小时，就可以把闲置的输入端悬空处理；而CM0S与非门闲置的输入端是不允许悬空处理的。
4、试述TTL与非门和0C门、三态门的主要区别是什么？
答：
TTL与非门采用的推挽输出，通常不允许将几个同类门的输出端并联起来使用，正常情况下，TTL与非门输出对输入可实现与非逻辑；集电极开路的TTL与非门又称为0C门，多个0C门的输出端可并联起来使用，实现“线与”逻辑功能，还可用作与或非逻辑运算等；三态门和TTL与非门相比，结构上多出了一个使能端，让使能端处有效状态时，三态门与TTL与非门功能相同，若使能端处无效态，则三态门输出呈高阻态，这时无论输入如何，输出均为高阻态。
5、若把与非门、或非门、异或门当做非门使用时，它们的输入端应如何连接？
答：
若把与非门做非门使用，只需将与非门的输入端并联起来即可；若把或非门当
做非门使用，只需把其它输入端接地，让剩余的一个输入端作非门输入即可；若把异或门当做非门使用，只需把其它输入端接高电平，让剩余的一个输入端作非门输入即可。
6、提高CMOS门电路的电源电压可提高电路的抗干扰能力，TTL门电路能否这样做?
为什么？
答：
TTL门电路是不能采取提高电源电压的方式来提高电路抗干扰能力的。
因为，
TTL集成电路的电源电压是特定的，其变化范围很窄，通常在4.5〜5.5V。
五、分析题
1、已知输入信号A、B的波形和输出丫1、丫2、丫3、丫4的波形如图2.5.1所示，试判断各为哪种逻辑门，并画出相应逻辑门图符号，写出相应逻辑表达式。
解：
观察图示波形，判断出丫1是与门；丫2是异或门；丫3是与非门；丫4是同或门。
它们
相应的图符号如下:
=1
一丫2
2、电路如图2.47（a）所示，其输入变量的波形如图（b）所示。
试判断图中发光二极管在哪些时段会亮。
（7分）
解：
由电路图可得，当L为低电平时，发光二极管会亮，图中
LAB?
CDABCD
列真值表分析:
A
B
C
D
AB
CD
L
0
0
0
0
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
0
1
0
1
1
0
0
0
1
1
0
0
0
0
0
1
1
0
0
1
0
0
1
1
0
1
0
0
0
1
1
0
1
1
0
0
1
1
1
0
0
1
0
0
1
1
0
1
1
0
0
1
1
1
0
1
0
0
1
1
1
1
1
1
0
发光管在ti〜t2期间、t5〜t6期间会亮。
（8分）
3、试写出图2.48所示数字电路的逻辑函数表达式，并判断其功能。
解：
电路的逻辑函数表达式为：
FAB?
AC?
BCABACBC
列真值表:
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
输入变量中有两个或两个以上为1时，输出才为1，因此电路功能为多数表决器电路。
一、填空题：
1能将某种特定信息转换成机器识别的_二进—制数码的_组合—逻辑电路，称之为
—编码—器；能将机器识别的_二进_制数码转换成人们熟悉的_十进—制或某种特定信息的_组合_逻辑电路，称为_译码—器。
2、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为
_数据选择一器，也叫做_多路—开关。
3、74LS147是10线一4线的集成优先编码器;74LS148芯片是8线一3线的集成优先编码器。
4、74LS148的使能端S_为低电平_时允许编码；当S_1_时各输出端及OE、GS均封锁，编码被禁止。
5、两片集成译码器74LS138芯片级联可构成一个_4_线一_16_线译码器。
6、LED是指」导体—数码管显示器件。
、判断正误题
1、组合逻辑电路的输出只取决于输入信号的现态。
（对）
2、3线一8线译码器电路是三一八进制译码器。
（错）
3、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。
（对）
4、编码电路的输入量一定是人们熟悉的十进制数。
（错）
5、74LS138集成芯片可以实现任意变量的逻辑函数。
（错）
6、组合逻辑电路中的每一个门实际上都是一个存储单元。
（错）
7、共阴极结构的显示器需要低电平驱动才能显示。
（错）
8、只有最简的输入、输出关系，才能获得结构最简的逻辑电路。
（对）
三、选择题
1、下列各型号中属于优先编译码器是（C）。
A、74LS85B、74LS138C、74LS148D、74LS48
2、七段数码显示管TS547＞（B）。
A、共阳极LED管B、共阴极LED管C、共阳极LCD管D、共阴极LCD管
3、八输入端的编码器按二进制数编码时，输出端的个数是（B）。
A、2个B、3个C、4个D、8个
4、四输入的译码器，其输出端最多为（D）。
A、4个B、8个C、10个D、16个
5、当74LS148的输入端I；〜匚按顺序输入11011101时，输出Y2〜Y0为（C）。
6、译码器的输入量是（A）。
A、二进制B、八进制C、十进制D、十六进制
7、编码器的输出量是（A）。
A、二进制B、八进制C、十进制D、十六进制
四、简述题
1试述组合逻辑电路的特点？
答：
组合逻辑电路的特点是：
任意时刻，电路输出状态仅取决于该时刻的输入状态。
2、分析组合逻辑电路的目的是什么？
简述分析步骤。
答：
分析组合逻辑电路，目的就是清楚该电路的功能。
分析步骤一般有以下几个步骤：
①根据已知逻辑电路图写出相应逻辑函数式；②对写出的逻辑函数式进行化简。
如果从最简式中可直接看出电路功能，则以下步骤可省略；③根据最简逻辑式写出相应电路真值表，由真值表输出、输入关系找出电路的功能；④指出电路功能。
3、何谓编码？
二进制编码和二一十进制编码有何不同？
答：
编码就是将人们熟悉的十进制数或某个特定信息用相应的高、低电平输入，使输
出转换成机器识别的十进制代码的过程。
二进制编码就是以自然二进制码进行代码编制，
而二-十进制编码则是用多位二进制数码表示1位十进制数码的代码编制。
4、何谓译码？
译码器的输入量和输出量在进制上有何不同？
答：
译码就是把机器识别的二进制码译为人们熟悉的十进制码或特定信息的过程。
以
二-十进制译码为例，译码器的输入量是十进制代码，输出量是人们熟悉的十进制。
五、分析题
1根据表3-15所示内容，分析其功能，并画出其最简逻辑电路图。
表3-15组合逻辑电路真值表
输入
输出
ABC
F
000
1
001
0
010
0
011
0
100
0
101
0
110
0
111
1
分析：
从真值表输入、输出关系可写出相应逻辑函数式为:
FABCABC
显然，电路输入相同时，输出才为1,否则为0。
因此该电路是一个三变量一致电路。
2、写出图3.45所示逻辑电路的最简逻辑函数表达式。
图3.45题3.5.2逻辑电路
分析：
（a）图的逻辑函数式为：
FAB（CD）ABCD
（AB）（CD）ABCD
ACBCADBDABCD
（b）图的逻辑函数式为：
F（AB）?
（BC）
ABACBBC
ACB
六、设计题
1、画出实现逻辑函数FABABCAC的逻辑电路。
设计：
对逻辑函数式进行化简：
FABABCAC
AB
AC
AC
AB
C
根据上述最简式可画出逻辑电路为：
A
r\
B
&
>1
C
&
设计：
根据题目要求写出逻辑功能真值表如下
ABC
F
000
1
001
0
010
0
011
1
100
0
101
1
110
1
111
0
根据真值表写出逻辑函数式并化简为最简与或式如下:
FACBACBABCABC
A—
1
1r
&
■«-o
Bf
T1r
&
n
>1
C--
i1
&
&
3、用与非门设计一个三变量的多数表决器逻辑电路。
（10分）
设计：
根据题目要求写出逻辑功能真值表如下：
ABC
F
000
0
001
0
010
0
011
1
100
0
101
1
110
1
111
1
根据真值表写出逻辑函数式并化简为最简与或式如下:
FABCABCABCABCABACBC
AB?
BC?
AC
根据上述最简式画出相应逻辑电路图如下：
C
A
4、用与非门设计一个组合逻辑电路，完成如下功能：
只有当三个裁判（包括裁判长）
或裁判长和一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示
此次举重成功，否则，表示举重失败。
设计：
根据题意取三个裁判分别为输入变量A、B、C，A为裁判长，设按下按键输入
为1否则为0,举重成功为1,举重失败为0,据题意列出相应真值表如下：
ABC
F
000
0
001
0
010
0
011
0
100
0
101
1
110
1
111
1
根据真值表写出逻辑函数式并化简为最简与或式如下:
FABCABCABCABAC
AB?
AC
根据上述最简式画出相应逻辑电路图如下：
F
C
一、填空题
1、两个与非门构成的基本RS触发器的功能有_置0_、_置1_和_保持_。
电路中不允许两个输入端同时为_低电平_，否则将出现逻辑混乱。
2、通常把一个CP脉冲引起触发器多次翻转的现象称为_空翻_，有这种现象的触
发器是_钟控的RS_触发器，此类触发器的工作属于_电平_触发方式。
3、为有效地抑制“空翻”，人们研制出了_边沿_触发方式的_主从型JK_触发器和_维持阻塞型D_触发器。
4、JK触发器具有_置0_、_置1_、_保持_和_翻转_四种功能。
欲使JK触发器实现QnQn的功能，则输入端J应接—高电平1_，K应接—高电平1_。
5、D触发器的输入端子有_1_个，具有_置0_和_置1_的功能。
6、触发器的逻辑功能通常可用_特征议程_、_状态转换图_、_功能真值表_和时序波形图等多种方法进行描述。
7、组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器
Dn
9、触发器有两个互非的输出端Q和Q，通常规定Q=1，Q=0时为触发器的_1_状态；Q=0，Q=1时为触发器的_0_状态。
10、两个与非门组成的基本RS触发器，正常工作时，不允许RS_0_，其特征方程为_Qn1SRQn_，约束条件为_RS1_。
11、钟控的RS触发器，在正常工作时，不允许输入端R=S=_1_，其特征方程为Qn1SRQn（CP1），约束条件为_SR=0_。
7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。
8、触发器和逻辑门一样，输出取决于输入现态。
9、维持阻塞D触发器状态变化在CP下降沿到来时。
10、凡采用电位触发方式的触发器，都存在“空翻”现象。
三、选择题
四、简述题
1、时序逻辑电路的基本单元是什么？
组合逻辑电路的基本单元又是什么？
答：
时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路。
2、何谓“空翻”现象？
抑制“空翻”可采取什么措施？
答：
在时钟脉冲CP=1期间
升级会员 