电子测量研究性教学报告.docx
《电子测量研究性教学报告.docx》由会员分享，可在线阅读，更多相关《电子测量研究性教学报告.docx（13页珍藏版）》请在冰豆网上搜索。
电子测量研究性教学报告
设计报告
题目：
DDS正弦信号发生器设计
学院：
电子信息工程学院
专业：
自动化
学生姓名：
韩笑
学号：
10282034
任课教师：
赵会兵
2012年12月21日
目录
1设计任务1
2系统设计1
2.1任务分析1
2.2总体方案设计4
2.3具体电路设计4
3仿真测试8
3.1电路仿真测试8
3.2仿真测试结果8
4总结10
4.1设计工作总结10
参考文献10
1设计任务
查阅资料，学系DirectDigitalSynthesizer（DDS）系统的工作原理，阅读单片DDS集成电路AD9831的手册，仿照该芯片的工作原理和内部结构，使用EPROM存储器2732、D/A转换器DAC0832、运算放大器LM324及其他数字逻辑器件设计一个能输出正弦信号的DDS电路。
2系统设计
2.1任务分析
2.1.1DDS的基本原理：
直接数字频率合成技术（directeddigitalsyn-thesis,简称DDS），是一种新型的频率合成技术，即频率合成器。
它由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。
DDS将要产生的波形数据存形数据存人波形存储器，然后再时钟clk的作用下对输入的频率数据进行积累，并将其部分数据作为地址将波形存储器中的数据读出，对数字信号进行D/A转换成相应的模拟电压信号，最后经低通滤波器得到平滑的合波形信号。
为了能实现任意形式的波形，还可以加入相位调制和幅度调制控制信号。
具体流程图如图2-1所示。
图2-1DDS的基本结构
2.1.2相位累加器的设计
相位累加器由一个N位字长的二进制加法器和一个固定时钟脉冲取样的N位相位寄存器组成。
相位寄存器的输出与加法器的一个输入端在内部相连，加法器的另一个输入端是相位增量寄存器输出的频率控制字K。
这样，在每个时钟脉冲到达时，相位寄存器将以上各时钟周期内相位寄存器的值与频率控制字K之和，作为相位累加器在这一时钟周期的输出。
其实，相位累加器类似于一个简单的计数器,只是计数的步长是K，相位累加器在参考时钟的作用下进行线性相位累加。
相位累加器是实现DDS的核心，是N比特的模2加法器。
其基本结构如图2-2所示。
图2-2相位累加器的基本结构
2.1.3波形存储器的设计
波形存储器实际上用于实现相位/幅度转换的功能。
波形存储器存储了一个周期的正弦查找表（LUT，LookUpTable）。
波形存储器的地址是由相位累加器输出系列的高P位给出的，每一位地址代表了0～2π一个周期正弦波形的一个相位点，波形存储器所存储的数据则是以Q位二进制数字表示的、对应于每个相位点的正弦幅值。
这样，在地址按一定规律变化时，波形存储器将输出对应的正弦幅值序列。
2.1.4数模转换器的设计
数模转换器DAC的作用是将所需要合成频率波形幅值的数字信号转换为模拟信号。
因为数字信号时离散的，所以实际上DAC输出信号的电压并不是真的连续可变，而是以其绝对分辨力为单位的阶梯模拟信号。
DDS输出信号的频谱纯度基本上是由DAC性能决定的。
此外，参考时钟为相位累加器和数模转换器提供高稳定时钟，通常由晶振实现。
2.1.5低通滤波器的设计
由于实际上DAC输出信号的电压并不是真的连续可变，而是以其绝对分辨力为单位的阶梯模拟信号，因此要对DAC输出的信号进行滤波，才能得到平滑的正弦波。
2.1.6幅度控制字的设计
DAC输出电压的具体公式为
，2.1.1
其中
为输出电压，
为参考电压，因此可以通过DAC设计出通过数字方式调节电压幅度的电路。
2.2总体方案设计
通过上述理论分析可以的到，相位累加器可以用两片加法器和两片寄存器实现，既74LS283和74LS175。
再用两片74LS175的输出作为2732的的地址线A0-A7。
2732的数据输出与DAC0832的输入相连，将2732中输出的数字量转换为模拟量，最后将0832的输出通过低通滤波器得到交平滑的正弦波。
其中频率控制字通过加法器中被加数实现，幅度控制字利用另一片DAC0832的输出与数模转换的参考电源端相连，从而实验幅度调节。
大概的系统结构图如图2-3所示。
数模转换器
正弦表存储器2732
四位寄存器
四位二进制加法器
滤波器
四位寄存器
四位二进制加法器
图2-3系统结构图
2.3具体电路设计
整体电路见附件1所示。
相位累加的电路图如图2-4所示。
在相位累加器的设计中，选用加法器74LS283,与74LS175。
图2-4相位累加器电路
其中第一个74LS283的B0-B3作为频率控制字K，通过拨码开关调节高低电平从而调节频率控制字K。
次电路的频率控制字K可以从1到16变化。
两片74LS175的输出作为2732的地址线，每次通过加法器得到的地址一方面通过寄存器输出给2732，另一方面返回传给加法器，再一次与频率控制字K相加得到下一个地址，一直到一个周期的寻址结束。
2732的具体设计如图2-5所示。
由于本次设计的N=8，寻址范围00H-FFH，因此2732的A8-A11均接低电平，A0-A7与74LS175的输出相连。
图2-52732的电路
DAC的具体电路设计如图2-6所示。
其中DAC0832为单缓冲工作方式，
与74LS175的时钟相连接。
图2-6DAC的电路
低通滤波器的具体设计如图2-7所示。
图2-7低通滤波器的电路
DAC电压调节电路具体设计如图2-8所示。
其中通过调节拨码开关来调节输入的
是1还是0，再由式（2.1.1）得出输出电压。
在将该电压作为数码转换的参考电压，从而得到最终的输出电压。
图2-8幅度控制字的电路
总上所述，可以有DDS的基本原理得到输出频率
，其中
为基准频率，本实验中，对1MHZ的时钟进行32分频最为基准频率；K为频率控制字，本设计中K的变化范围为1-16；N为地址总的位数，本设计中地址总位数为8。
因此此信号发生器输出的最大频率为
，最小频率为
。
3仿真测试
3.1电路仿真测试
完整的仿真电路图见附件1。
启动程序，调节频率控制字的拨码开关可以观察到频率的变化，调节幅度控制开关可以观察到幅度变化。
3.2仿真测试结果
图3-1频率控制K=1输出曲线
图3-2频率控制字K=2时的输出曲线
图3-3频率控制字K=3时的输出曲线
图3-1为K=1是的输出曲线，图3-2频率控制字K=2时的输出曲线图3-3频率控制字K=3时的输出曲线，其中黄色为完整的输出去曲线，蓝色为基准信号，红色为滤波前的输出曲线。
4总结
4.1设计工作总结
本次设计中，我们首先学习并研究了DDS的基本原理，并研究了AD9831内部构造，从而进一步掌握DDS的基本原理。
设计过程中着重研究了相位累加器的部分。
并且设计出两套方案，一套方案是直接用计数器做为频率控制字，一种是用加法器与寄存器实现，最终设计选用第二种。
由于时间与能力有限，最终设计的结果中，频率控制字的步长并不理想，还需进一步的学习与钻研。
参考文献
[1]侯建军.数字电子技术基础（第二版）.北京：
高等教育出版社，2007
[2]付兵.基于Word文档的电子作业防拷贝研究.荆州：
长江大学学报<自然版>理工卷，2007（4）.1:
69-70
[3]LM324LowPowerQuadOperationalAmplifiers.NationalSemiconductorCorporation,1999
[4]赵会兵.电子测量技术.北京：
高等教育出版社，2011
附件1：
升级会员 