CC3200和CC3100电路板设计重点V10.docx
《CC3200和CC3100电路板设计重点V10.docx》由会员分享，可在线阅读，更多相关《CC3200和CC3100电路板设计重点V10.docx（17页珍藏版）》请在冰豆网上搜索。
CC3200和CC3100电路板设计重点V10
SimpleLinkTMWi-Fi芯片CC3200和CC3100的电路板设计重点
贺鹏，张信伟（Albin）
1.产品综述
2.电源部分的设计
2.1芯片内部DC-DC
2.2VbatDC-DC输入电容
2.3电源部分地的处理
2.4对Wi-Fi性能的影响
3.射频链路
3.1带通滤波器（BPF）
3.2射频走线的阻抗控制
3.32.4GHz天线
3.4天线阻抗匹配
3.5射频测试接口
4.晶振电路设计
4.1晶体选型
4.2晶体的布板设计
5.总结
概要
德州仪器（TI）产品线的SimpleLinkWi-FiCC3200和CC3100是一颗针对广大物联网（IoT）市场的嵌入式Wi-Fi芯片。
TISimpleLinkWi-Fi拥有简单易用的软件构架和实例程序，芯片采用0.5mm间距的64管脚QFN封装，支持单端射频链路，大大降低了射频电路板设计的门槛。
对终端用户来说，既可以选择采用射频模块方案，也可以选择投入更多的研发资源，开发BOM成本更低的芯片贴板（COB,ChiponBoard）的方案。
即使没有Wi-Fi或射频经验的硬件工程师来说，只要严格遵循TI开放的参考设计和设计规则，也可以开发出性能合格的嵌入式WiFi电路板。
本应用文档针对CC3200和CC3100自2014年7月投放市场以来，广大用户在电路板设计开发中遇到的常见问题，重点讲解电路板的设计重点，以及这些设计细节对最终产品Wi-Fi性能的影响。
1.产品综述
CC3200和CC3100都是TISimpleLinkTM系列的嵌入式Wi-Fi芯片。
CC3200是一个支持Wi-Fi的片上系统（SoC,SystemonChip），包含一个Wi-Fi网络处理器（NWP,NetworkProcessor），电源管理子系统外，和一颗ARMCortexM4核的应用处理器。
CC3200的应用处理器最高可达80MHz主频，内置256KB内存，为应用开发提供了丰富的接口和内部资源。
CC3200的系统设计以安全、快速和超低功耗的Wi-Fi和Internet连接为主旨，使得Wi-Fi智能设备可以实现电池供电和超长待机。
这些特点使得CC3200是非常理想的需要连接到云端的智能产品的单芯片解决方案。
CC3100是一个Wi-Fi控制器，包含和电源管理子系统，适用于和支持SPI或UART的8位，16位，或32位单片机或运行操作系统的微处理器配合使用。
这主要是给对单片机或处理器有特殊要求的客户提供了设计上的灵活性。
因为CC3100集成了TCP,UDP网络传输层，还集成了DNS和HTTP应用层服务，这些客户可以在不增加主控芯片软件负荷的情况下简易地给系统加上Wi-Fi功能连接到云端。
CC3100跟CC3200是完全管脚兼容（PintoPin）的。
CC3100的电源和射频部分跟CC3200完全相同，在功能上可以视为CC3200的子集。
为简明起见，在以下关于CC3200和CC3100电路板设计的阐述中，将只按CC3200的设计来说明，所有内容同样适用于CC3100。
2.电源部分的设计
2.1芯片内部DC-DC
CC3200的电源管理子系统包含三个直流电压变换器（DC-DC），分别为给数字部分电路供电的DigitalDC-DC，给模拟部分电路供电的ANA1DC-DC,给射频部分PA供电的PADC-DC。
CC3200常用的供电模式是2.1V至3.6V的宽电压供电，电压源输入到芯片内部的三个DC-DC，三个DC-DC进行电压变换后分别给芯片内部的数字、模拟、和射频模块供电。
低功耗Wi-Fi智能设备经常是用两节1.5V的AA或AAA干电池串联供电，或者是把板上5V转成3.3V后供电，所以宽电压供电模式适用于普遍的应用场景。
在电池直接供电模式下,三个内部的DC-DC的开关噪声很大，这个时候电源部分的布板设计对Wi-Fi射频性能至关重要。
在1.85V稳压源供电模式下，芯片内部的DC-DC不工作，这种情况下也就没有开关噪声。
这种情况下Wi-Fi射频性能对电源部分的布板设计相对不敏感。
图1为CC32003.3VVbat输入VIN_DCDC_PA（Pin39）上示波器测量出的电压纹波，电压波动幅度达到600mV。
对应于CC3200由RadioTool控制数据包连续发送（TxMode,Packetized）。
图2为该状态下VIN_DCDC_ANA（Pin37）上的电压波形，电压波动幅度达200mV。
图3为VIN_DCDC_DIG（44脚）上的电压波形，电压波动幅度也达200mV。
图1:
CC3200发送状态下3.3VVbat输入VIN_DCDC_PA（Pin39）电压波形。
图2:
CC3200发送状态下3.3VVbat输入VIN_DCDC_ANA（Pin39）电压波形。
图3:
CC3200发送状态下3.3VVbat输入VIN_DCDC_DIG（Pin44）电压波形
这三路电源输入上的噪声若不能恰当处理，对芯片性能影响很大。
所以在CC3200的布板设计中，对电源的走线，去耦电容，地平面和走线的设计都有一定的要求。
2.2VbatDC-DC输入电容
以TICC3200Launchpad为例，3.3VVbat输入管脚如下图。
VIN_IO1和VIN_IO2这两路为IO供电，电流很小,噪声的影响也小。
在布板设计中，如图5所示，将去耦电容C29,C39尽量靠近对应电源输入管脚，去耦电容的接地脚通过过孔连接到主地层。
图4:
CC3200LaunchPadVbat输入电源部分原理图
如果通过走线或表层覆铜连接到表层地，因为这样的高频噪声电流的回路不易控制。
布板要求电源部分表层不铺地铜。
图5:
CC3200LaunchPadPin10VIN_IO1的去耦电容的接地处理
如之前图1、2、3所示，由Vbat,输入电容，和芯片内部对应的DC-DC的地形成电流回路环路上有大量的高频开关电流，生成交变磁场辐射。
交变磁场辐射是板上噪声的主要根源。
DC-DC工作时给开关地注入开关电流，产生的交变磁场感生电压降，会导致接地反弹。
为了抑制磁场辐射，减小地反弹，就需要把高频开关电流回路最小化，同时把它们接地走线从主地平面隔离出来。
同时接地走线等效为电感，对高频噪声也有一定的抑制作用。
如图6旨在说明VIN_DCDC_ANA，VIN_DCDC_PA,VIN_DCDC_DIG三路Vbat输入的三个去耦电容C40,C38,C33的摆放、电源和接地走线的处理方式。
可以看到，三个电容的接地是通过过孔，在第二层主地层走回CC3200芯片下面，再通过过孔连回芯片中间的地焊盘。
在表层DC电流输入走线和第二层接地走线上下重合，使得开关电流环路面积最小。
图6右特别说明第二层接地走线跟主地平面的隔离。
这里需要特别注意的是电容端接地过孔的处理。
因为为了降低4层PCB板的成本，一般只使用通孔，而不会采用1到2层盲孔。
这就造成一种情况，在布板后期覆铜环节，将输入电容的接地过孔在第3层或底层连接到地铜。
这种情况下最小化和隔离开关电流环路的目的就可能落空了，因为这个时候电流噪声和开关电流可能串到可能阻抗更低第三层和底层地去。
所以在布板铺铜过程中需要细致处理，避免出现这样的情况，一种推荐的简单处理方法是在布板过程中，在第三层和底层的需要隔离的过孔周围画出铺铜禁区。
图6:
CC3200LaunchPadVbat输入电路的布板处理;左图：
表层和第二层（主地层）显示；右图：
第二层显示。
图7显示出TI参考设计板CC3200LaunchPad输入电容接地过孔（黄圈圈出）在底层与地平面的连接。
在最上方的过孔对应的是VIN_DCDC_DIG,由于这一路电流较小，所以没有做隔离，直接连接到底层地平面。
而另外两个接地过孔，在底层连接到了两块很小的孤铜，这样跟画定覆铜禁区隔离的效果相同。
图7:
CC3200LaunchPadVbat输入电容接地过孔在底层的地连接
2.3电源部分地的处理
由于在布板设计中的不同情形，不易完全照搬参考设计的布板，走线，打孔等所有细节，所以本小节进一步阐述电源部分地的处理。
首先，表层电源部分不铺地铜。
如前面章节所阐释，电源部分电容接地都是过孔连接到第二层的主地平面;其次，对于走大开关电流的Vbat输入电容的接地过孔，需要特别注意在第2,3,4层做隔离;最后,在做COB方案的PCB板设计时，如果PCB板面积大，也建议芯片中间散热焊盘下面第三层（电源层）和第四层（数字走线层）的地铜跟本层周围的地铜做隔离处理。
因为他们都是通过过孔连接到第二层（主地层），这样就保证了芯片的地电流都是同过第二层（主地层）回流。
一般来说，在做COB方案的时候，由于PCB板面积大，在地的处理上的随意性就可能较大，这个时候就需要特别注意电源部分地的设计对电源噪声的影响以保证Wi-Fi射频性能。
这也是推荐采用模块方案以减小系统主板设计和测试难度和工作量的一个主要原因。
2.4对Wi-Fi性能的影响
前面章节谈到的CC3200电源部分的布板设计对Wi-Fi性能至关重要。
如果这部分设计有问题，最直观的表现就是Wi-Fi802.11b的频谱遮罩（SpectrumMask）超标。
图8显示了一款电源和地设计有问题的采用CC3200COB方案的电路板802.11b11Mbps（CCK）的频谱。
可以看到在高频端，频谱超过了802.11b标准定义的遮罩（红色的折线）。
图9显示的是一款设计优化的CC3200模块802.11b11Mbps（CCK）的频谱。
在频谱中心+/-20MHz以外，对频谱遮罩都有5dB以上的空余（Margin），且越往远端，频谱越低，空余越大。
图8：
CC3200802.11b11M（CCK）超标的频谱
图9：
CC3200802.11b11Mbps（CCK）达标的频谱
3.射频链路
3.1带通滤波器（BPF）
CC3200和CC3100的射频为单端输入输出，在一个管脚（Pin31）上复用。
发送时，信号由Pin31出来，经过一个带通滤波器（BPF），在经过一个阻抗匹配网络，由一个2.4GHz的天线辐射到空间中。
图10和图11显示了CC3200Launchpad的射频链路的原理图和布板。
图10：
CC3200Launchpad射频链路原理图
图10中FL1为2.4GHz的BPF，用以抑制二次和三次谐波和带外杂散，以符合美国的FCC,欧洲的CE,日本的Telec和中国的SRRC等规范测试的要求。
由于不同的芯片射频发射和接收机的内部设计不同，频谱上会产生不同的杂散，所以需要一些特殊频段的信号抑制。
这颗BPF需要是给CC3200定制的。
目前有两颗可以选择，TDK的DEA202450BT-1294C1-H和华新科技（WalsinTechnology）的RFBPF2012080AC2T00（详细参数请参考器件规格书）。
图11:
CC3200Launchpad射频链路布板图（紫红色高亮部分）
在具体设计产品的时候，射频部分的设计可以分成两部分，一部分是电路传导部分，另外一部分是天线电路。
借用TI的参考设计，可以以R110/R111的共焊盘为射频参考平面。
最终的设计目标是要保证Z1和Z2都是50ohm的系统，这样，就可以保证一个良好的传输特性。
1.电路传导部分：
上图Z1部分为电路传导参考平面，这一部分的设计，对于射频能力不强的客户来说，需尽量复制TI的参考设计。
并对链路射频线做50Ohm的阻抗控制。
2.天线电路及天线：
请参考3.3章节2.4GHz天线部分。
图12作为一个实例来说明BPF的射频性能。
Marke点m1和m2表征了带内的插入损耗（InsertionLoss）,m11和m12分别大致表征二次和三次谐波的抑制性能。
图12:
WalsinTechnologyTMRFBPF2012080AC2T00评估板实测S-Parameter频率特性
3.2射频走线的阻抗控制
PCB上射频链路的走线需要控制阻抗，使其在2.4GHz工作频段为50Ohm。
因为芯片，BPF和天线的射频性能都是优化在50Ohm端口阻抗的。
需要通过选择合适的传输线模型在计算走线的宽度，跟旁边的地的间距等几何参数。
常用的传输线模型为微带线（MicrostripLine）和共面波导（CPW,CoplanarWaveguide）。
微带线传输线模型主要用于4层板的设计（CC3200COB方案要求4层板）。
而共面波导模型多用于采用CC3200模块的2层板上的射频线，因为2层板。
在互联网上可以搜索到很多免费的基于网页的计算器来近似计算传输线的几何参数。
可以用射频仿真工具仿真传输线的阻抗，也可以用软件工具如KeysightTMAdvancedDesignSystem（ADS）软件包里的传输线阻抗计算工具LineCalc。
在图12所显示的微带线的计算界面中，可以输入频率、几何参数、介质和导体参数以计算对应的阻抗，也可以输入目标阻抗以反推微带线的宽度W（特征阻抗跟传输线长度L无关）。
图13:
KeysightTMAdvancedDesignSystem（ADS）传输线阻抗计算工具LineCalc
在图12中左边的参数列表中，Er为板材的相对介电常数，FR4板材一般为4.2左右。
Mur为板材的相对介磁常数，FR4和一般PCB板材都为1.0。
H为表层铜跟下面的地层的距离。
Hu为表层铜跟上方的地层的距离。
因为ADS是通过仿真来分析的，所以需要这个参数。
而在一些其他按照理论估算的工具中是没有这个参数的。
这里因为上方没有地层，所以设置了一个很大的数值以表示无穷大。
T为表层铜的厚度，0.5Oz铜的厚度为0.7mil。
Cond为表层铜的电导率，单位为siemens/m。
TanD为介电常数的耗散参数（DielectricLossTangent），就是介电常数虚部跟实部的比值。
在布板时的阻抗计算主要是为了布局和走线的参考，因为在上述计算中，对于分布参数的考量是不充分的。
在送交PCB板厂制板前的工程确认时，需要要求板厂对射频线进行精准的阻抗控制。
PCB板厂会根据他们的更准确的板子叠层结构和介质参数来调整走线宽度和对地间距。
3.32.4GHz天线
SimpleLinkWi-Fi芯片CC3200和CC3100工作在2.4GHzISM频段（2401MHz–2483MHz），在这个频段还有2.4GHz私有协议，ZigBee,RF4CE,蓝牙等应用。
对这些2.4GHz的应用，天线都是通用的。
主要根据PCB板的尺寸大小和产品结构在TI有的参考设计（DN035,AntennaSelectionQuickGuide）中选择。
2.4GHz应用常用的PCB天线有倒F天线（DN007），曲折线天线（AN043）。
陶瓷天线（ChipAntenna）有体积小，使用方便的特点。
应用中需要根据规格书和应用指南来做布板设计。
这些天线都是全向天线，也就是说没有明显的方向性。
这符合一般Wi-Fi应用的需求。
3.4天线阻抗匹配
在图10中，L9和C50形成一个L型的阻抗匹配网络，采用的实际的器件值一般需要调试。
最初贴板在L9位置可以贴一个10pF的电容或0Ohm电阻，C50的位置可以不焊。
在图9中的器件值是在CC3200Launchpad上调试后的结果。
由于不同PCB板设计叠层结构，介质参数，走线阻抗的差异，会造成在天线输入端不同的阻抗失配，所以这里的匹配网络的器件的值不能照搬。
天线的阻抗匹配评估需要测量等效辐射功率（EffectiveRadiatedPower,ERP），对比传导测试的天线的输入功率，通过这两个值直接的差异来判断。
这个差异是天线的效率反应。
比如50%的效率就意味着3dB的损耗。
如果理想匹配，输入功率减去3dB就是等效辐射功率。
在没有辐射测量的环境下，作为粗略的评估方法，可以对比CC3200Launchpad在比较干净的射频环境下测试通讯距离。
另外单独评估天线的性能，可以用矢量网络分析仪（VectorNetworkAnalyzer）测量天线带匹配电路的反射系数S11的频率特性,包括器幅度频谱|S11|和史密斯圆图（SmithChart），从而可以查看是中心频点、带宽、驻波比（VSWR）等参数。
3.5射频测试接口
CC3200Launchpad上J24是Murata通轴开关接头座（SwitchingConnector,PartNumber:
MM8030-2610RJ3）。
扣上对应的接头后就断开下面的天线，用作传导测试射频性能。
一般在终端产品设计中不会采用。
J18为uFL同轴连接座，也可用作传导测试射频性能，但这里主要是提供外接天线的接口。
在J18测试或外接天线需要手动把R111去掉，把R100焊上（就是把焊在R111焊盘上的0Ohm电阻逆时针转90度），以把射频性号导向J18而不是天线。
由于链路的插损不同，在J24和J18测试的射频性能有细微差别。
在实际测试当中，发现Launchpad板上的射频连接器J18以及此类电缆的插损比较大，如果要精确评估芯片发射功率的话，可以在R111和R110的共焊盘上焊接SMA接头开口电缆来测试，如图14所示。
图14：
CC3200Launchpad上焊接SMA头射频电缆
4.晶振电路设计
参考时钟源对于一个电路设计来说至关重要，它关系到软件运行的稳定性和射频的性能。
本文讨论的是快时钟（40MHz）的设计要点。
4.1晶体选型
40MHz晶体需要满足两个指标。
一是频率误差必须小于+/-25ppm，这包含本身的误差，在全温度范围的漂移，和老化；二是晶体的等效串联电阻ESR需在40Ohm到60Ohm
之间，过大的负载电容和ESR会影响振荡器的起振。
因为产线测试都是在室温下，建议把频率误差控制在+/-10ppm以内。
在量产中控制产品的一致性，需要和晶体供应商配合晶体的调试。
一般是使用晶体供应商提供的标准样品来调试晶体旁边的匹配电容。
基于标准样品便于晶体供应商控制批次之间的差异。
4.2晶体的布板设计
首先，要让晶体离芯片管脚尽量近，这样可以有效减少干扰和寄生参数；其次就是对于晶体电路部分的保护（包括负载电容）。
如下图参考设计中，把表层地分割并且在下层用完整地做保护;最后，在走线宽度上按参考设计，不宜太粗或太细，造成寄生电容或电容过大。
图15：
40MHz晶体的布板处理
5.总结
本应用笔记针对TISimpleLinkTMWi-Fi芯片CC3200和CC3100投放市场以来的客户问题反馈，讲解了这两款芯片电路板设计的重点，主要包括射频部分，电源，以及快时钟晶体部分布板设计需要特别注意的设计细节。
芯片的参考设计、布板指南、和本应用笔记可以解答在CC3200和CC3100电路板设计中遇到的大部分疑问。
另外电路板设计工程师还可以通过在线技术论坛（）跟TI的技术专家直接交流讨论。
升级会员 