一种CMOS动态闩锁电压比较器的优化设计-修订.doc
《一种CMOS动态闩锁电压比较器的优化设计-修订.doc》由会员分享，可在线阅读，更多相关《一种CMOS动态闩锁电压比较器的优化设计-修订.doc（7页珍藏版）》请在冰豆网上搜索。
李建中魏同立：
一种CMOS动态闩锁电压比较器的优化设计
一种CMOS动态闩锁电压比较器的优化设计
李建中1,2，魏同立1
（1.东南大学微电子中心，南京，210096；2.解放军理工大学通信工程学院，南京，210007）
摘要：
提出了一种应用于PipelineADC和Sigma-DeltaADC中改进的动态闩锁电压比较器。
采用0.35μmCMOSN阱工艺设计，工作于2.5V单电源电压。
通过详细的分析和优化，使比较器具有较小的输入失调电压和踢回噪声，仿真结果表明它的输入失调电压分布范围为28.6mV，最高的工作达200MHz、功耗230μW。
关键词：
比较器；模数转换器；正反馈；失调
1
中图分类号：
TN432 文献标识码：
A
AnOptimizationDesignofCMOSDynamicLatchedVoltageComparator
LIJian-zhong，WEITong-li
（Micro-ElectronicsCenter，SoutheastUniversity，Nanjing，210096，P.R.China）
Abstract：
AnimprovedCMOSdynamiclatchedvoltagecomparatorsuitableforpipelineADCsandSigma-DeltaADCsisproposed.Theproposedcomparatorissimulatedina0.35µmCMOSN-Wellprocessandoperatingatasingle2.5Vsupply.Thesimulationresultsshowthataftertheinputoffsetvoltageandkickbacknoiseareoptimized,itsoperationfrequencycouldbeashighas200MHz,anditsinputoffsetvoltagedistributingis28.6mV,andthepowerconsumptionofthecomparatoris230μw.
Keywords：
Comparator；Analog-to-digitalConverter；Positivefeedback；Offset
EEACC：
2570D
李建中魏同立：
用于模数转换器中的动态闩锁电压比较器设计
1引 言
在现代通信和信号处理系统中，模数转换器（ADCs）是非常重要的电路模块。
特别是在电池供电的便携式移动通讯终端中，需要高速、低功耗和高分辨率的ADCs作为模拟和数字信号处理的接口。
应用于ADC中，比较器重要的性能指标包括工作速度、功耗、输入失调电压（offset）和噪声等。
PipelineADC和Sigma-DeltaADC对比较器的输入失调电压的要求通常不很严格，但对工作速度提出了极高的要求；由于动态闩锁结构的比较器具有速度高、功耗小的特点，因此在Pipeline和Sigma-DeltaADC中，广泛采用了不带前置放大级和输入失调抵消电路的闩锁比较器[1,2]。
但是，如果不仔细考虑比较器中各种失配影响，动态闩锁比较器存在输入失调电压过大的问题，此外，还可能会产生很大的踢回噪声（kickbacknoise），从而制约ADCs的性能。
本文提出了一种改进的CMOS动态闩锁电压比较器，通过对主要指标的理论分析和设计优化，达到了较低的输入失调电压、踢回噪声和较高的工作速度。
2低功耗闩锁电压比较器
闩锁电压比较器通常由前置输入级和正反馈闩锁电路构成，包括静态闩锁和动态闩锁，通常静态闩锁结构有较大的功耗，因此，本文主要考虑动态闩锁电压比较器的设计【3,4,5】。
图1为文献[3]中的动态闩锁比较器。
Latch为闩锁时钟，当Latch为低时，关断电源电流，A、B通过开关MP3和MP4接到VDD。
当差分输入电压VID（VID=VIN+-VIN-）加到 输入对管MN3和MN4的栅端，且latch为高时，A、B点有电流通过，两个晶体管漏端电压开始下降，其中漏电流大的一端输出电压下降速度更快，使闩锁翻转为两个稳态中的一种。
这种比较器的优点是只有在翻转状态才消耗功率，并且由于有NMOS和PMOS两个再生闩锁环路，通常只需几百个皮秒的再生时间，加快了电压比较器的速度。
然而，这一比较器具有大的踢回噪声，由于输入差分对管MN3和MN4的漏极在闩锁翻转时连接至动态闩锁的输出端，而闩锁在状态翻转时是一个强正反馈过程，节点A和B处电压在再生时变化速率很高，这个突变信号会通过MN3和MN4的栅漏寄生电容反向耦合到比较器的输入端，如果比较器的前一级电路的输出阻抗很高的话，那么比较器的输入信号要经过较长的时间才能恢复，这个噪声即为踢回噪声。
踢回噪声会严重干扰输入信号，导致电路的噪声特性变差。
图1动态闩锁电压比较器图2class-AB动态电压比较器
图2为采用class-AB结构减小踢回噪声的动态比较器【4】。
当时钟Φ1有效时，差分输入电压VID（VID=VIN+－VIN-）经差分对管MN1和MN2转换成差分电流，此时，MP1和MP2为线性负载。
当时钟Φ1为低时，断开输入， NMOS触发器进行电压再生，经倒相器缓冲器输出并恢复逻辑电平。
这一电路的最大优点是减小踢回噪声，但再生速度较慢，对共模输入电压不敏感。
3改进的动态闩锁电压比较器
综合上述两种电路结构的特点，改进的动态闩锁电压比较器如图3所示。
它包含一对输入差分对管MP1和MP2，一个CMOS动态闩锁（如细线框内）以及两个输出推挽级INV1和INV2。
CMOS动态闩锁由MN3和MN4组成的电流触发的NMOS触发器、MP3和MP4组成的电流触发的PMOS触发器、传输门MN1和MN2以及开关管MN5构成。
Φ1和Φ1d是控制时钟，Φ1和Φ1d的上升沿同步，Φ1d的下降沿比Φ1有一段延时，Φ1d（Φ1）和Φ2d为两相非重叠时钟，如图4所示。
图3改进的动态闩锁电压比较器
比较器工作周期分为复位周期和比较周期两个时段。
其工作原理分析如下：
在复位周期，Φ1d和Φ1均为高电平，输入差分对管MP1和MP2将差分输入电压VID（VID=VIP－VIM）转换成差分电流馈送到CMOS动态闩锁的两个输入端VIN1和VIN2，传输门MN1和MN2导通将差分电流传输到动态闩锁的两个输出端A和B，MN5导通使得差分电流从MN5上流过，故流过MN3和MN4的电流相等，因此NMOS触发器状态不能翻转。
由于MN5导通电阻的影响，节点A和B之间存在一定的电压差。
MP5关断，没有电流流过PMOS触发器，
因此MP3和MP4关断
当Φ1变为低电平时，进入比较周期，MN5关断，MN3和MN4形成正反馈的连接，因此NMOS触发器首先开始再生。
MP5导通，MP3和MP4随之导通，电流从PMOS触发器流向NMOS触发器，过几百个皮秒后PMOS触发器开始再生进一步加快整个了再生速度，由于再生过程是一个强正反馈的过程，这个电压差被迅速放大直到等于电源电压。
假设复位周期VIP小于VIM，则差分电流从A点流向B点，由于MN5导通电阻的影响，故复位周期A点的电压比B点的电压高，在比
较图4时钟相位，从上至下分别为Φ1、Φ1d和Φ2d
周期，由于正反馈作用，最终A点的电压不断升高直到
电源电压，而B点的电压不断下降直到地电位，相应地
输出S锁存为低电平，输出R锁存为高电平；反之，则S为高电平，R为低电平。
在比较周期，MN1和MN2关断将输入差分对管与动态闩锁的输出相隔离，减小了踢回噪声。
图5伪RS触发器
应用到PipelineADC和Sigma-DeltaADC中，该比较器的输出要接一个RS触发器，当比较器进入复位周期时保持前一个比较周期的输出，并恢复逻辑电平。
采用的伪RS触发器如图5所示，该触发器不消耗任何静态功耗，且其输出过程是一个正反馈的过程，和常用的两个交叉耦合的与非门或者或非门构成的RS触发器相比，不仅减少了晶体管的数目而且提高了输出速度。
当Φ2d为低电平时，伪RS触发器
保持输出状态不变；当Φ2d变为高电平时，输入S和R置位
或复位RS锁存器，输入S为高电平，R为低电平时，输出Q锁存为高电平；反之Q锁存为低电平。
4设计优化
比较器的工作速度（再生时常数）和输入失调电压是主要的性能参数，两者相互影响和制约。
为了获取最佳值，优化过程是必不可少的。
4.1 再生时常数
比较器的再生时常数如下式[4]
（1）
其中，是节点A或B处总的寄生电容，和分别表示NMOS和PMOS触发器开始再生时的跨导。
因此，为了获得最高的工作速度，应尽量减小而增大分母项，一般两个触发器中的MOS管应取工艺允许的最小沟道长度。
再生时，MP3和MN3、MP4和MN4相当于两个交叉耦合的倒相器，为了使之上升延时和下降延时近似相等，通常使PMOS管的宽长比与NMOS管的宽长比的比值等于NMOS管载流子迁移率与PMOS管载流子迁移率的比值[6]（在本工艺中其约为2.7倍）。
通过Hspice模拟优化，这两对PMOS管的宽长比与NMOS管的宽长比的比值取2.5倍。
4.2输入失调电压
MOS比较器输入失调电压是由内部器件的失配引起的。
两个在版图上彼此相邻，标称相同的MOS管，当它们的源衬电压为零时，尽管它们具有相同的版图，但是它们在等价的长度和宽度方面均存在着失配。
它们之间的失配可用电流增益因子失配和阈值电压失配来分别表示，其均值归一化等于零，标准偏差与器件沟道长度W和沟道宽度L有关[6]，
（2）
（3）
其中，和是与工艺有关的比例常数。
对于本文提出的动态闩锁电压比较器，由于NMOS触发器再生时间早于PMOS触发器，因此PMOS触发器的失调电压等效到比较器的输入端时被NMOS触发器的环路增益和输入差分对管的增益衰减，一般不必考虑PMOS触发器的失调电压。
开关管MN5关断时由于电荷注入效应在节点A和B之间产生失调电压【7】，其大小等于
（4）
其中，，表示节点A或B处总的寄生电容失配的标准偏差，是倒相器INV1和INV2中NMOS管的沟道宽度。
由工艺参数，，，，代入（4）式可知MN5管关断时产生的失调电压很小，可以忽略不计。
考虑NMOS触发器和开关管MN1和MN2的失配，则动态闩锁的输入失调电压的标准偏差可以表示成[4]
（5）
其中，表示NMOS触发器中MN3和MN4管阈值电压失配的标准偏差，和是MN3和MN4管尺寸失配的相对标准偏差，表示MN3或MN4管再生初始时的栅漏过驱动电压，是开关管MN1和MN2电荷注入失配的标准偏差。
将
（2）式和（3）式代入（5）式得到
（6）
输入差分对管MP1和MP2的输入失调电压[9]的标准偏差如下式所示
（7）
表示差分输入对管MP1和MP2管阈值电压失配的标准偏差，和是MP1和MP2管尺寸失配的相对标准偏差，表示MP1或MP2管再生开始时的栅漏过驱动电压。
将
（2）式和（3）式代入（7）式得到
（8）
综上所述，动态闩锁电
升级会员 