数字电子期末考试练习题综述.docx
《数字电子期末考试练习题综述.docx》由会员分享，可在线阅读，更多相关《数字电子期末考试练习题综述.docx（47页珍藏版）》请在冰豆网上搜索。
数字电子期末考试练习题综述
数字电路练习题
第一部分门电路
一、填空题
1.数字集成电路按开关元件不同，可分为
2.数字电路中的三种基本逻辑门电路是
TTL集成电路和CMOS集成电路两大类。
与门、或门、非门。
3.三态门是在普通门的基础上增加
控制电路构成的，它的三种输出状态是高电平、
A
＆
B
▽
EN
EN
Y
图1填空题5用图
三态门。
低电平和高阻态。
4.与门、与非门的闲置输入端应接高电平；或门、或非门的闲置输入端应接低电平。
5.图1所示三态门在EN1时，Y的输出状态是高阻态。
6.利用TTL与非门实现输出线与应采用OC门，实现总线传输应采用
7.图2为几种常见逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。
（a）
B
（b）
B
图2
A
Y
（d）
（c）
填空题7用图
名称a）与门c）与非门
逻辑表达式
Y=AB
YAB；名称b）非门d）或非门
逻辑表达式
YA；
8.
系称为或逻辑关系。
当决定某一件事情的多个条件中有一个或一个以上具备时，该件事情就会发生，这种关
选择题
1.下列几种逻辑门中，
能用作反相器的是
C
。
A.与门
B.或门
C.
与非门
2.下列几种逻辑门中，
不能将输出端直接并联的是
B
A.三态门
B.与非门
C.OC
门
3.TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是C。
A.输入端接地B.输入端接同类与非门的输出电压0.3V
C.输入端经10kΩ电阻接地D.输入端经51Ω电阻接地
4.TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是D。
A.输入端经10kΩ电阻接地B.输入端接同类与非门的输出电压3.6V
C.输入端悬空D.输入端经51Ω电阻接地
5.逻辑电路如图3所示，该电路实现的逻辑关系为
C。
A.YAB
B.
YABC.
YABD.YAB
6.图4为TTL逻辑门，
其输出
Y为D。
A.ABC
B.
ABCC.
ABCD.AB
数字电子技术基础习题
7.
8.
9.
10.
A
B
图3选择题5用图
A
B
5选择题7用图
图
图5电路实现的逻辑功能是
A.YABB.
YABC.
门电路使用时需要外接负载电阻和电源的是
A.与门B.与非门
B.
C.
C。
YABD。
异或门
D.
D.OC
YA⊙B
以下各种接法不正确的是
D。
A.与非门闲置输入端接1
C.TTL与非门闲置输入端悬空
图6中能实现YAB功能的
TTL
（A）
B.
或非门闲置输入端接地
D.CMOS
门是B。
+5V
（B）
图6选择题10用图
门闲置输入端悬空
（C）
11.
12.
A
Y
（A）
（B）
图7选择题
11用图
=1
（C）
=1
（D）
图8中电路连接和给定逻辑功能都正确的是
C。
VCC
＆
＆
VCC
A
Y
YABCD
（A）
B
C
D
YAB
（B）
YAB
A
B
≥1
图8选择题
（C）
12用图
（D）
图7中，能实现YABAB的逻辑门是C。
六、画图题
先写出图12所示各门电路的逻辑表达式，再根据输入信号A、B的波形，对应画出各个门的输出波形。
A=1
Y4
B
A
B
Y1
Y2=1
Y3
Y4
图12题六用图
数字电子技术基础习题
解：
Y1=A
Y2=1
Y3=A+B
Y4=AB+AB
波形如图12
第二部分组合逻辑电路
一、填空题
1.逻辑代数的三种基本逻辑运算是与、或和非，在电路上，分别用与门、或门和非门来实现。
2.逻辑变量和逻辑函数的取值只有0和1两种可能。
3.逻辑函数的表示方法有真值表、逻辑表达式、逻辑图、波形图、卡诺图五种。
4.“全1出0，有0出1”描述的逻辑关系是与非逻辑。
5.110，11001。
6.ABAB，ABAB，AABA+B，ABABA。
7.ABC101时，函数YABBC之值为Y1。
8.二进制的基数是2，其第i位的权值是2i-1。
9.在二-十进制码中，1位十进制数用4位二进制码表示，8421BCD码从高位到低位的权值依次为8、4、2、1。
10.（93）10=（1011101）2，（93）10=（10010011）8421BCD
11.最简与或式的标准有两个，即与项数最少、每个与项中变量数最少。
12.常用的集成组合逻辑电路有编码器、译码器、数据选择器等。
13.编码器的功能是将输入信号转化为二进制代码输出。
14.编码器可分为二进制编码器和二－十进制编码器，又可分为普通编码器和优先编码器。
15.常用的译码器电路有二进制译码器
－十进制译码器和显示译码器等。
数字电子技术基础习题
16.七段显示译码器74LS48输出高电平有效，用以驱动共阴极LED显示器。
当输入A3A2A1A00101时，输出abcdefg=1011011，显示字形5。
17.数据选择器的逻辑功能是从2n个输入信号中选择一个送到唯一输出端；数据分配器
的逻辑功能是根据地址信号的要求将公共总线上的一路输入数据分配到指定输出通道上去。
1.
选择题
入1出0，入0出1”的逻辑运算关系属于C。
A.与运算B.或运算C.非运算D.与非运算
2.
使函数YABAB的值为0的变量取值组合为
ABC。
3.
A.00、11B.00、10C.01
使函数YABCD之值为1的变量取值组合是
A.AB00，CD至少有一个0
、10
、10
D.01
、11
4.
C.AB10，CD11
YABCACBC，当AC1时，YBC.
A.YBB.
5.3个逻辑变量的取值组合共有
A.3
B.6
B.
A
AB01
CD至少有一个1
D.
C种。
AB11
Y0
C.8
D.
D.16
CD任意组合
Y1
A.YABB.YAB
C.
YABC
D.
YABC
7.
与ABACBC相等的式子是A
。
A.ABCB.ABAC
C.
ABBC
D.
ABAB
8.
图1所示波形关系的逻辑函数表达式为
C。
A.YABB.YAB
C.
YAB
D.
YA⊙B
列逻辑函数属于与非式的是
6.
A
B。
图1选择题8用图
9.
表1所示的真值表，其函数式为C。
10.
A.YAABB.YAAB余3码的0011对应的十进制数是C。
C.YAABD.YAAB
A.3
B.6
C.0
D.9
11.
二进制数10010110转换为十进制，应得
A。
A.150
B.151C.96
D.98
A
B
Y
0
0
0
0
1
1
1
0
0
1
1
0
表1选择题9真值表
12.
十进制数35转换为二进制数得A，转换为8421BCD码得C。
A.100011B.100001C.00110101D.01010011
13.属于无权码的是B
数字电子技术基础习题
14.
15.
A.8421码B.
组合逻辑电路通常由
A.门电路B.
8线-3线优先编码器
余3码C.2421码
A组成。
编码器C.译码器
D.
D.
74LS148，低电平输入有效，反码输出。
自然二进制码
数据选择器
当对I5编码时，输出Y2Y1Y0
C。
A.000
B.101
C.010
D.100
16.优先编码器同时有两个或两个以上信号输入时，是按
给输入信号编码。
A.高电平B.低电平C.高频率
17.8421BCD译码器74LS42输出低电平有效，当输入
D.高优先级
A3A2A1A01000时，其输出Y0Y9等
A.0000000010B.1011111111
C.0100000000D.1111111101
18.4选1数据选择器构成逻辑函数产生器的电路连接如图示，该电路实现的逻辑函数是
C。
2所
A.YAB
B.
YABAB
4选1
EN
MUX
A1
A0
D0
D1
D2
D3
C.YABAB
D.
图2选择题18用图
四、计算题
1.
将下列十进制数转换为二进制数。
2.
3.
4.
（1）（25）10=（11001）2将下列二进制数转换为十进制数。
（1）（1001）2=（9）10
将下列各数转换为8421BCD码。
（1）（100011）2=（00110101）将下列数码分别看作自然二进制数和
（1）10010111（10010111）2=（151）10（10010111）8421BCD=（97）10
53.25）
2）（1001011）=
10=（110101.01）2
75）10
8421BCD
（2）（231）10=（001000110001）
8421BCD码，求出相应的十进制数。
（2）010101100011（010101100011）2=（1379）10（010101100011）8421BCD=（563）
10
8421BCD
五、组合逻辑电路设计题
1.某产品有A、B、C、D四项指标。
其中规定主要指标A、B必须满足要求，其余指标C、D只要有一个达标即可判定产品Y为合格。
试设计一个逻辑电路实现此产品合格判定功能，要
求：
（1）列出真值表，
（2）写出输出函数的最简与或式，（3）画出用与非门实现该电路的逻辑图。
解:
（1）
输入
输出
ABCD
Y
1101
1
1110
1
1111
1
数字电子技术基础习题
2）
3）
YABCDABCDABCDABCABD
A
B
C
D
YABCABDABCABD
2.
一台功率为
个逻辑
现有三个车间，每个车间各需10kW电力，这三个车间由两台发电机组供电，10kW，另一台功率为20kW。
三个车间经常不同时工作。
试用与非门和异或门设计电路，能够根据各车间的工作情况，以最节约电能的方式自动完成配电任务。
解:
（1）
输入
输出
A
B
C
Y1
Y2
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
2）
Y1ABCABCABCABCA（BC）A（BC）ABC
Y2ABCABCABCABCABACBC
ABACBC
3）
数字电子技术基础习题
3.用集成译码器74LS138和4输入与非门实现表2所示真值表的逻辑功能。
先写出逻辑表达式，再画出逻辑电路图。
输入
输出
A
B
C
S1
S2
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
表2组合逻辑电路设计题3真值表
解:
（1）
S1ABCABCABCABCY1Y2Y4Y7
S2ABCABCABCABCY3Y5Y6Y7
2）
S2
Y0Y1Y2Y3Y4Y5Y6Y774LS138
A2A1A0S2AS2BS1
+5V
4.分别用8选1数据选择器和4选1数据选择器实现逻辑函数YACBC，画出逻辑图。
解:
（1）
YACBC
ABCABCABCm3m5m7
5
A2
Y
A1
A174LS151
ST
A0
D0D1D2D3D4D5D6D7
0
A
B
C
Y
选UX
4M
10012EA1A0D0D1D2
数字电子技术基础习题
5.
2）写出函数表达
设计一个电路实现图3所示的逻辑功能。
要求：
（1）列出真值表，（式，（3）用4选1数据选择器实现电路。
A
B
Y
图3组合逻辑电路设计题5用图
解:
（1）
输入
输出
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
2）
3）
YABAB
4选1
A
EMUX
A1
B
A0Y
0
D0
1
D1
1
D2
0
D3
六、组合逻辑电路分析题
1.试分析图4所示电路的逻辑功能。
A
B
C
图4电路分析题1用图
解:
（1）
YABACBC
ABACBC
数字电子技术基础习题
2）
输入
输出
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
3）三人表决器电路
2.试分析图5所示电路的逻辑功能。
A
B
图5电路分析题2用图
解：
YABAB（AB）（AB）ABAB
输入
输出
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
1
二变量同或电路
3.图6是BCD-七段显示译码/驱动器74LS48驱动一位数码管的连接方法。
请问，当输入8421BCD码为A3A2A1A00011时，图中发光二极管LEDaLEDg的亮灭情况如何？
数码管显示的字形是什么？
数字电子技术基础习题
BCD码输入
解:
a、b、c、d、g亮，e、f灭。
显示“3。
”
4.二-十进制译码器74LS42按图7连接。
请列出电路的真值表，说明电路的逻辑功能。
使能输入
A3
A2A1A0
地址码输入
74LS42
Y0
Y1
Y2
图7电路分析题4用图
解:
使能端
输入
输出
A3
A2
A1
A0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
0
1
1
1
1
1
译
0
0
1
1
1
1
1
0
1
1
1
1
码
1
0
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
1
0
1
0
1
0
1
1
全
部为
1
1
0
0
1
0
1
1
1
0
1
1
1
由真值表可知，电路实现3线-8线译码器的逻辑功能。
10-
数字电子技术基础习题
5.
C为输入变量。
试写出输出函
3线-8线译码器74LS138构成的电路如图8所示，A、B、
数Y的最简与-或表达式，列出真值表，描述此电路的逻辑功能。
解：
1）
Y1Y2Y4Y
ABCABCABCABC
ABCABCABCABC
3）
判奇电路
2）
Y0
Y1
Y2
Y3Y4Y5Y6Y7
A1
74LS138
A2
A0S2AS2BS1
A
B
C+5V
图8电路分析题5用图
第3章集成触发器
一、填空题：
1．触发器有两个稳定状态，当Q0，Q1时，称为0态；当Q1，Q0时，称为1态。
2．基本RS触发器有保持、置0、置1功能；D触发器有置0和置1功能。
3．JK触发器具有保持、置0、置1和翻转的功能。
4．欲使JK触发器实现Qn1Qn的功能，则输入端J应接高电平，K应接高电平。
5．触发器的逻辑功能通常可用真值表、特性方程、状态转换图和工作波形图四种方
法描述。
6.由两个与非门组成的同步RS触发器，在正常工作时不允许输入S=R=1，即约束条件为SR=0。
7.触发器按逻辑功能分为RS、JK、D、T、T′五种类型。
8.欲将JK触发器转换为T触发器，只需令J=K=T，去掉JK触发器的置0和置1两种功能即可。
二、选择题：
1．
由与非门组成的基本RS触发器，不允许输入
RD和SD的变量取值组合为
A。
A.00B.01
C.10D.11
2．
存在空翻问题的触发器是
B。
3．
4．
5．
A.边沿D触发器
仅具有“置0”“置1”
A.JK触发器
仅具有“保持”“翻转”
A.JK触发器
B.
同步RS触发器
功能的触发器叫C
B.RS
触发器
C.
C.D
功能的触发器叫
B.T
触发器
C.D
具有“置0”“置1“保持”和“计数翻转”功能的触发器叫
11-
主从JK触发器
触发器
触发器
A。
数字电子技术基础习题
A.JK触发器
B.D
触发器
C.T
触发器
6．仅具有“翻转”功能的触发器叫
B。
A.JK触发器
B.T
′触发器
C.D
触发器
7．JK触发器用做T′
触发器时，
控制端J、K正确接法是B
。
A.JQnKQnB.J＝K＝1C.JQnKQn8．D触发器用做T′触发器时，输入控制端D的正确接法是B。
A.DQnB.DQnC.D＝1
9．触发器由门电路构成，但它不同于门电路的功能，主要特点是B。
A.和门电路功能一样B.有记忆功能C.没有记忆功能10．TTL型触发器的直接置0端Rd、置1端Sd正确用法是C。
A.都接高电平“1”B.都接低电平“0”
C.逻辑符号有小圆圈时，不用时接高电平“1”，没有小圆圈时，不用时接低电平“0”11．当T触发器的T=1时，触发器具有C功能。
A.保持B.禁止C.计数D.置位12．为防止空翻，应采用C结构的触发器。
A.CMOSB.TTLC.
13．存在一次翻转现象的触发器是C
A.边沿JK或边沿D触发器B.
14.以下触发器受输入信号直接触发的是
A.基本RS触发器B.
15.不能用作计数器的触发器是A。
A.同步RS触发器B.
同步RS触发器
C.
主从JK触发器
A。
同步RS触发器
C.JK
触发器
边沿D触发器
C.
边沿JK触发器
主从或维持阻塞
16.在CP有效时，若JK触发器的J、K端同时输入高电平，则其次态将会D。
A.保持B.置0C.置1D.翻转
17.存在不定状态的触发器是A。
A.RS触发器B.D触发器C.JK触发器D.T触发器
四、画图题
1．在基本RS触发器中，已知RD、SD的波形如图1所示，试画Q，Q的波形。
（初态Q0）
图1画图题1用图
12-
数字电子技术基础习题
（初态Q0）
2．在同步RS触发器中，已知R、S的波形如图2所示，试画Q，Q的波形。
解：
画图题2用图
Q
图2
3．已知D锁存器有输入波形如图3所示，
试画出其Q端的波形（设触发器初态为Q=0）。
解：
D
Q
上升沿触发
Q
Q
图3画图题3用图
4．画出两种JK触发器的逻辑符号：
（略）
（1）CP脉冲上升沿触发有效；
（2）CP脉冲下降沿触发有效。
5．若JK触发器初态为0，试根据图4中CP、J、K端波形画出Q，Q的波形。
下降沿触发
Q
Q
图4画图题5用图
6．已知CP，D和T的输入波形如图5，试画出其相应的输出波形。
设初态Q0。
升级会员 