智能数字电压200V表课件设计.docx
《智能数字电压200V表课件设计.docx》由会员分享,可在线阅读,更多相关《智能数字电压200V表课件设计.docx(28页珍藏版)》请在冰豆网上搜索。
智能数字电压200V表课件设计
智能数字电压表的设计
学院:
机电工程学院
专业:
电子信息工程技术
姓名:
余征
学号:
2009061241
目 录
1、 智能DVM简介
2、 设计要求
4、 硬件选择
5、 软件设计
6、 总结
7、 参考文献
一, 智能DVM简介
智能数字电压表(英文缩写DVM)是指一微处理器为核心的数字电压表。
用于测量的输入输出设备有:
输入电路、A/D转换器、键盘、显示器、及标准仪用接口电路等。
二,设计要求
1,功能要求
(1).可以测量200V以下的直流电压
(2).具有开机自检、自动量程转换功能;
(3).具有克服随机误差的数字滤波功能;
(4).使用220V/50Hz交流电源,设置电源开关、电源指示灯和电源保护功能。
2,主要技术指标
(1)直流电压量程:
200mV、2V、20V、200V
(2)测量误差:
≤1%输入电阻:
100kΩ
(3)显示方式:
4位LED数码管显示被测电压值。
三、 总体方案论证与选择
1.由于本设计是一个DVM测量200V以下的直流电压,有两种方案选择供此设计选择。
方案一:
高阻运放–自动调零–ICL7135–AT89C51
方案二:
斩波稳零的运放–ICL7135–AT89C51。
方案的选择
在此设计中我选择方案二,因方案二与方案一相比,软件设计一样,但硬件方面,方案二比方案一简单,另外方案二中用的软波稳零的运放(ICL7135)对于测量有很好的效果。
四、 硬件选择
单片机MCS89C51
MCS-51系列单片机的基本结构如图所示,
它具有以下硬件资源:
(1)、8位中央处理器单元CPU
(2)、4K字节ROM,8031无ROM
(3)、128字节的数据存储器RAM
(4)、21个特殊寄存器SFR
(5)、4个8位并行I/O口。
其中P0和P2分别为地址线,P0同时野生数据线,可外扩64KROM和64KRAM。
(6)两个16位可编程的的定时/计数器T0、T1,同时对外部脉冲进行计数,也可设置成定时器,并根据计数器或定时器的的结果进行控制。
(7)、5个中断源:
其中3个内部中断源2个外部中断源,软件可编程为两个中断优先级。
(8)、一个全双工的的异步串口接口。
(9)、内部时钟产生电路,石英晶体振荡器和微调电容需要外接。
管脚说明:
VCC:
供电电压。
GND:
接地。
P0口:
P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。
当P1口的管脚第一次写1时,被定义为高阻输入。
P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。
在FIASH编程时,P0口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。
P1口:
P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。
在FLASH编程和校验时,P1口作为第八位地址接收。
P2口:
P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。
并因此作为输入时,P2口的管脚被外部拉低,将输出电流。
这是由于内部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时,P2口输出地址的高八位。
在给出地址“1”时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的内容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口:
P3口管脚是8个带内部上拉电阻的双向I/O口,可接收输出4个TTL门电流。
当P3口写入“1”后,它们被内部上拉为高电平,并用作输入。
作为输入,由于外部下拉为低电平,P3口将输出电流(ILL)这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口,如下所示:
P3.0RXD(串
P3.1TXD(串行输出口)
P3.2/INT0(外部中断0)
P3.3/INT1(外部中断1)
P3.4T0(记时器0外部输入)
P3.5T1(记时器1外部输入)
P3.6/WR(外部数据存储器写选通)
P3.7/RD(外部数据存储器读选通)
P3口同时为闪烁编程和编程校验接收一些控制信号。
RST:
复位输入。
当振荡器复位器件时,要保持RST脚两个机器周期的高电平时间。
ALE/PROG:
当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。
在FLASH编程期间,此引脚用于输入编程脉冲。
在平时,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的1/6。
因此它可用作对外部输出的脉冲或用于定时目的。
然而要注意的是:
每当用作外部数据存储器时,将跳过一个ALE脉冲。
如想禁止ALE的输出可在SFR8EH地址上置0。
此时,ALE只有在执行MOVX,MOVC指令是ALE才起作用。
另外,该引脚被略微拉高。
如果微处理器在外部执行状态ALE禁止,置位无效。
/PSEN:
外部程序存储器的选通信号。
在由外部程序存储器取指期间,每个机器周期两次/PSEN有效。
但在访问外部数据存储器时,这两次有效的/PSEN信号将不出现。
/EA/VPP:
当/EA保持低电平时,则在此期间外部程序存储器(0000H-FFFFH),不管是否有内部程序存储器。
注意加密方式1时,/EA将内部锁定为RESET;当/EA端保持高电平时,此间内部程序存储器。
在FLASH编程期间,此引脚也用于施加12V编程电源(VPP)。
XTAL1:
反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2:
来自反向振荡器的输出。
振荡器特性:
XTAL1和XTAL2分别为反向放大器的输入和输出。
该反向放大器可以配置为片内振荡器。
石晶振荡和陶瓷振荡均可采用。
如采用外部时钟源驱动器件,XTAL2应不接。
有余输入至内部时钟信号要通过一个二分频触发器,因此对外部时钟信号的脉宽无任何要求,但必须保证脉冲的高低电平要求的宽度。
芯片擦除:
整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合,并保持ALE管脚处于低电平10ms来完成。
在芯片擦操作中,代码阵列全被写“1”且在任何非空存储字节被重复编程以前,该操作必须被执行。
此外,AT89C51设有稳态逻辑,可以在低到零频率的条件下静态逻辑,支持两种软件可选的掉电模式。
在闲置模式下,CPU停止工作。
但RAM,定时器,计数器,串口和中断系统仍在工作。
在掉电模式下,保存RAM的内容并且冻结振荡器,禁止所用其他芯片功能,直到下一个硬件复位为止。
A/DICL7135
7135是采用CMOS工艺制作的单片4位半A/D转换器,其所转换的数字值以多工扫描的方式输出,只要附加译码器,数码显示器,驱动器及电阻电容等元件,就可组成一个满量程为2V的数字电压表。
ICL7135是双斜积分式4位半单片A/D转换器,28脚DIP封装。
其引脚功能如下:
{1}脚(V-)-5V电源端;
{2}脚(VREF)基准电压输入端;
{3}脚(AGND)模拟地;
{4}脚(INT)积分器输入端,接积分电容;
{5}脚(AZ)积分器和比较器反相输入端,接自零电容;
{6}脚(BUF)缓冲器输出端,接积分电阻;
{7}脚(CREF+)基准电容正端;
{8}脚(CREF-)基准电容负端;
{9}脚(IN-)被测信号负输入端;
{10}脚(IN+)被测信号正输入端;
{11}脚(V+)+5V电源端;
{12}、{17}~{20}脚(D1~D5)位扫描输出端;
{13}~{16}脚(B1~B4)BCD码输出端;
{21}脚(BUSY)忙状态输出端;
{22}脚(CLK)时钟信号输入端;
{23}脚(POL)负极性信号输出端;
{24}脚(DGND)数字地端;
{25}脚(R/H)运行/读数控制端;
{26}脚(STR)数据选通输出端;
{27}脚(OR)超量程状态输出端;
{28}脚(UR)欠量程状态输出端。
(一)ICL7135的主要性能特点为:
1)输入阻抗达109Ω以上,对被测电路几乎没有影响;
2)自动校零;
3)有精确的差分输入电路;
4)自动判别信号极性;
5)有超、欠压输出信号;
6)采用位扫描与BCD码输出。
(二)7135主要特点如下:
①双积型A/D转换器,转换速度慢。
②在每次A/D转换前,内部电路都自动进行调零操作,可保证零点在常温下的长期稳定。
在20000字(2V满量程)范围内,保证转换精度1字相当于14bitA/D转换器。
③具有自动极性转换功能。
能在但极性参考电压下对双极性模拟输入电压进行A/D转换,模拟电压的范围为0~±1.9999V。
。
④模拟出入可以是差动信号,输入电阻极高,输入电流典型值1PA。
⑤所有输出端和TTL电路相容。
⑥有过量程(OR)和欠量程(UR)标志信号输出,可用作自动量程转换的控制信号。
⑦输出为动态扫描BCD码。
⑧对外提供六个输入,输出控制信号(R/H,BUSH,ST,POL,OR,UR),因此除用于数字电压表外,还能与异步接收/发送器,微处理器或其它控制电路连接使用。
⑨采用28外引线双列直插式封装,外引线功能端排列如图所示。
㈡7135数字部分
数字部分主要由计数器、锁存器、多路开关及控制逻辑电路等组成。
7135一次A/D转换周期分为四个阶段:
1、自动调零(AZ);2、被测电压积分(INT);3、基准电压反积分(DE);4、积分回零(ZI)。
具体内部转换过程这里不做祥细介绍,主要介绍引脚的使用。
① R/H(25脚)当R/H=“1”(该端悬空时为“1”)时,7135处于连续转换状态,每40002个时钟周期完成一次A/D转换。
若R/H由“1”变“0”,则7135在完成本次A/D转换后进入保持状态,此时输出为最后一次转换结果,不受输入电压变化的影响。
因此利用R/H端的功能可以使数据有保持功能。
若把R/H端用作启动功能时,只要在该端输入一个正脉冲(宽度≥300ns),转换器就从AZ阶段开始进行A/D转换。
注意:
第一次转换周期中的AZ阶段时间为9001-10001个时钟脉冲,这是由于启动脉冲和内部计数器状态不同步造成的。
②/ST(26脚)每次A/D转换周期结束后,ST端都输出5个负脉冲,其输出时间对应在每个周期开始时的5个位选信号正脉冲的中间,ST负脉冲宽度等于1/2时钟周期。
第一个ST负脉冲在上次转换周期结束后101个时钟周期产生。
因为每个选信号(D5--D1)的正脉冲宽度为200个时钟周期(只有AZ和DE阶段开始时的第一个D5的脉冲宽度为201个CLK周期),所以ST负脉冲之间相隔也是200个时钟周期。
需要注意的是,若上一周期为保持状态(R/H=“0”)则ST无脉冲信号输出。
ST信号主要用来控制将转换结果向外部锁存器、UARTs 或微处理器进行传送。
③BUSY(21脚)在双积分阶段(INT+DE),BUSY为高电平,其余时为低电平。
因此利用BUSY功能,可以实现A/D转换结果的远距离双线传送,其还原方法是将BUSY和CLK“与”后来计数器,再减去10001就可得到原来的转换结果。
④OR(27脚)当输入电压超出量程范围(20000),OR将会变高。
该信号在BUSY信号结束时变高。
在DE阶段开始时变低。
⑤UR(28脚)当输入电压等于或低于满量程的9%(读数为1800),则一当BUST信号结束,UR将会变高。
该信号在INT阶段开始时变低。
⑥POL(23脚)该信号用来指示输入电压的极性。
当输入电压为正,则POL等于“1”,反之则等于“0”。
该信号DE阶段开始时变化,并维持一个A/D转换调期。
⑦位驱动信号D5、D4、D3、D2、D1(12、17、18、19、20脚)每一位驱动信号分别输出一个正脉冲信号,脉冲宽度为200个时钟周期,其中D5对应万位选通,以下依次为千、百、十、个位。
在正常输入情况下,D5--D1输出连续脉冲。
当输入电压过量程时,D5--D1在AZ阶段开始时只分别输出一个脉冲,然后都处于低电平,直至DE阶段开始时才输出连续脉冲。
利用这个特性,可使得显示器件在过程时产生一亮一暗的直观现象。
⑧B8、B4、B2、B1(16、15、14、13脚)该四端为转换结果BCD码输出,采用动态扫描输出方式,即当位选信号D5=“1”时,该四端的信号为万位数的内容,D4=“1”时为千位数内容,其余依次类推。
在个、十、百、千四位数的内容输出时,BCD码范围为0000--1001,对于万位数只有0和1两种状态,所以其输出的BCD码为“0000”和“0001”。
当输入电压过量程时,各位数输出全部为零,这一点在使用时应注意。
最后还要说明一点,由于数字部分以DGNG端作为接地端,所以所有输出端输出电平以DGNG作为相对参考点。
基准电压,基准电压的输入必须对于模拟公共端COM是正电压。
㈢与单片机系统的串行连接
在ICL7135与单片机系统进行连接时,使用并行采集方式,要连接BCD码数据输出线,可以将ICL7135的/STB信号接至AT89C52的P3.2(INT0)。
ICL7135需要外部的时钟信号,本设计采用CD4060来对4M信号进行32分频得到125KHz的时钟信号。
CD4060计数为14级2进制计数器,在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。
斩波稳零运放ICL7650
ICL7650是Intersil公司利用动态校零技术和CMOS工艺制作的斩波稳零式高精度运放,它具有输入偏置电流小、失调小、增益高、共模抑制能力强、响应快、漂移低、性能稳定及价格低廉等优点。
1芯片结构
ICL7650采用14脚双列直插式和8脚金属壳两种封装形式,图1所示是最常用的14脚双列直插式封装的引脚排列图。
各引脚的功能说明如下:
CEXTB:
外接电容CEXTB;
CEXTA:
外接电容CEXTA;
-IN:
反相输入端;
+IN:
同相输入端;
V-:
负电源端;
CRETN:
CEXTA和CEXTB的公共端;
OUTCLAMP:
箝位端;
OUTPUT:
输出端;
V+:
正电源端;
INTCLKOUT:
时钟输出端;
EXTCLKIN:
时钟输入端;
时钟控制端,可通过该端选择使用内部时钟或外部时钟。
当选择外部时钟时,该端接负电源端(V-),并在时钟输入端(EXTCLKIN)引入外部时钟信号。
当该端开路或接V+时,电路将使用内部时钟去控制其它电路的工作。
2工作原理
ICL7650利用动态校零技术消除了CMOS器件固有的失调和漂移,从而摆脱了传统斩波稳零电路的束缚,克服了传统斩波稳零放大器的这些缺点。
ICL7650的工作原理如图2所示。
图中,MAIN是主放大器(CMOS运算放大器),NULL是调零放大器(CMOS高增益运算放大器)。
电路通过电子开关的转换来进行两个阶段工作,第一是在内部时钟(OSC)的上半周期,电子开关A和B导通,和C断开,电路处于误差检测和寄存阶段;第二是在内部 时钟的下半周期,电子开关和C导通,A和B断开,电路处于动态校零和放大阶段。
由于ICL7650中的NULL运算放大器的增益A0N一般设计在100dB左右,因此,即使主运放MAIN的失调电压VOSN达到100mV,整个电路的失调电压也仅为1μV。
由于以上两个阶段不断交替进行,电容CN和CM将各自所寄存的上一阶段结果送入运放MAIN、NULL的调零端,这使得图2所示电路几乎不存在失调和漂移,可见,ICL7650是一种高增益、高共模抑制比和具有双端输入功能的运算放大器。
应用电路
ICL7650除了具有普通运算放大器的特点和应用范围外,还具有高增益、高共模抑制比、失调小和漂移低等特点,所以常常被用热电偶、电阻应变电桥、电荷传感器等测量微弱信号的前置放大器中。
图3所示电路是某地震前兆信号采集系统的前置放大电路。
系统中碳电极与信号调理器浮空地之间感应的自然地空电位Vi1和Vi2被分别加到I-CL7650的两个输入端,微弱信号Vi1和Vi2经放大后将从ICL7650的第10引脚输出,放大后的信号经过一系列处理后可分别送入显示器和记录仪进行显示和记录,以供地震研究和预测使用。
为了防止输入信号幅度过大而导致ICL7650损坏,图3电路在两路信号的输入端分别加入了起保护作用的四个二极管D1~D4。
由于电路正常工作时的输入信号Vi1和Vi2幅度很小,所以二极管不导通,也就不会影响电路的正常工作。
电路的增益较高,为防止产生高频振荡,设计时在电阻R4上并接了电容C3,因其容量较小,所以对信号放大倍数的影响也非常小。
为了抬高运算放大器输出信号的直流分量,可将箝位端接在运算放大器的反向输入端。
运用ICL7650生产的三十多套地震前兆信号采集系统已分别安装在全国四个省市近十个地震台站,并已采集到大量的地震前兆信号,因此可以证明:
整个系统性能稳定、抗干扰能力强。
电子开关CD4053
CD4053的引脚功能如上图。
CD4053内部含有3组单刀双掷开关,3组开关具体接通哪一通道,由输入地址码ABC来决定。
其真值表和引脚说明见下表。
输入状态
接通通道
INH
C
B
A
0
0
0
0
cX、bX、aX
0
0
0
1
cX、bX、aY
0
0
1
0
cX、bY、aX
0
0
1
1
cX、bY、aY
0
1
0
0
cY、bX、aX
0
1
0
1
cY、bX、aY
0
1
1
0
cY、bY、aX
0
1
1
1
cY、bY、aY
1
均不接通
序号
4
Z-common
Z公共输出
3.1
12
0X
0X输入
3.1
5
0Z
0Z输入
3.1
13
1X
1X输入
2.8
2
6
INH
禁止端子高电位时各开关均切断
0
14
x-common
X公共输出
3.1
3
7
VEE
负电源
0
15
y-common
Y公共输出
3.1
8
VSS
地
0
16
VDD
电源
5.0
LED显示部分
LED是LIGHTEMITTINGDIODE的缩写,由于它的价格合理、技术成熟,因此是单片机应用系统中显示部分的首选器件。
LED显示器的种类很多,但都是有单个的LED发光二极管组成。
从颜色上分红色应用最多,从工作原理上分可分为公阴极数码管和公阳极数码管,其显示方式分为动态显示和静态显示方式两种。
要使LED亮,对于公阴极数码管,首先要选中该管,也就是使6或者1引脚接低电平,其余根据数据线的的输出使7段数码管亮或者灭,达到显示数据的目的。
LED数码显示方式在本设计中采用的是公阳极动态显示,原因CPU的口线比较少,反应的时间满足要求,连接比静态的容易。
其阳极连接到单片机的数据口线,阴极分别连接到单片机的P2.0到P2.4。
由于电路中电流小,要增加驱动器。
关于段码显示器的显示原理,其实就是将8个LED集成在一起组成一个8字型的器件,从而显示出我们想要的数字,现将编码表列出如下:
显示字符
共阴极段码
共阳极段码
显示字符
共阴极段码
共阳极段码
0
3FH
C0H
9
6FH
90H
1
06H
F9H
A
77H
88H
2
5BH
A4H
B
7CH
83H
3
4FH
B0H
C
39H
C6H
4
66H
99H
D
5EH
A1H
5
6DH
92H
E
79H
86H
6
7DH
82H
F
71H
8EH
7
07H
F8H
8.
FFH
00H
8
7FH
80H
灭
00H
FFH
供电电源
(1)三端集成稳压器
三端稳压器件;78xx/79xx系列三端稳压器件是最常用的线性降压型DC/DC转换器,目前也有大量先进的DC/DC转换器层出不穷,例如低压差线性稳压器LDO等,(例如,NSC的LM2940、LM2651、LM5020,MAXIAM的MAX1747等等)。
78xx/79系列简单易用、价格低廉,直到今天还在大多电路中采用。
如7805,7806,7809,7812,7815,7824,(79××)。
以及三瑞可调稳(LM317,337,338......)
78xx/79xx系列在降压电路中应注意以下事项:
1)、输入输出压差不能太大,太大则转换效率急速降低,而且容易击穿损坏;
2)、输出电流不能太大,1.5A是其极限值。
大电流的输出,散热片的尺寸要足够大,否则会导致高温保护或热击穿;
3)、输入输出压差也不能太小,大小效率很差。
由7805和7905设计的-5V和+5V电压源如图所示。
(2)精密的基准电压源MC1403、MC1503
MC1403是美国摩托罗拉公司生产的高准确度、低温漂、采用激光修正的带隙基准电压源,国产型号为5G1403和CH1403。
它采用DIP-8封装,引脚排列如图7-1-2所示。
UI=+4.5V~+15V,UO=2.500V(典型值),αT可达10×10-6/℃。
为了配8P插座,还专门设置了5个空脚。
其输出电压UO=Ug0(R3+R4)/R4=1.205×2.08=+2.5V。
因为输出是固定的,所以电路很简单。
就是Vin接电源输入,GND接底,Vout加一个0.1uf~1uf的电容就可以了。
Vout一般用作8~12bit的D/A芯片的基准电压。
MC1403的输入-输出特性
输入电压UI/V
10 9 8 7 6 5 4.5
输出电压UO/V
2.5028 2.5028 2.5028 2.5028 2.5028 2.5028 2.5027
当UI从10V降至4.5V时,UO只变化0.0001V,变化率仅为-0.0018%。
输出电压:
2.5V+/-25mV
输入电压范围:
4.5Vto40V
输出电流:
10mA
表1:
MC1403、MC1503精密低压基准电源的主要参数
参数
符号/单位
测试条件
MC1503
MC1403
MC1403A
输出电压
Uo/V
Io=0
2.5±0.025%
输出电压变化
(全温度范围内)
ΔUo/mV
-55~+125℃
或0~70℃
25
7.0
4.4
输出电压对输入电压的变化
ΔUo/mV
Io=0
4.5V≤U1≤15V
0.6
负载对输出电压的变化
ΔUo/mV
0mA≤Io≤10mA
10
静态电流
IQ/mA
Io=0
1.2
工作环境温度
TA/℃
-55~+125
0~+70
五、 软件设计
I/O口的分配
使用5位共阴极数码管,7段码由P0.0~P0.6,d