8086CPU引脚ALE的功能是.docx

上传人:b****2 文档编号:2435157 上传时间:2022-10-29 格式:DOCX 页数:6 大小:22.09KB
下载 相关 举报
8086CPU引脚ALE的功能是.docx_第1页
第1页 / 共6页
8086CPU引脚ALE的功能是.docx_第2页
第2页 / 共6页
8086CPU引脚ALE的功能是.docx_第3页
第3页 / 共6页
8086CPU引脚ALE的功能是.docx_第4页
第4页 / 共6页
8086CPU引脚ALE的功能是.docx_第5页
第5页 / 共6页
点击查看更多>>
下载资源
资源描述

8086CPU引脚ALE的功能是.docx

《8086CPU引脚ALE的功能是.docx》由会员分享,可在线阅读,更多相关《8086CPU引脚ALE的功能是.docx(6页珍藏版)》请在冰豆网上搜索。

8086CPU引脚ALE的功能是.docx

8086CPU引脚ALE的功能是

一、填空题

1、8086CPU引脚ALE的功能是地址锁存允许信号,引脚M/的功能是存储器/IO控制信号M/=1,选中存储器M/=0,选中IO接口;8259A引脚CAS2~CAS0的功能是输出引脚。

2、8086CPU中地址加法器的作用是将段基址与段内偏移量相加,生成20位的物理地址,堆栈指针SP的作用是指示栈顶的偏移地址。

3、设指令CMPAL,BL执行后,CF=0,AF=1,SF=0,PF=0,OF=1,ZF=0,则:

若AL,BL中的数据为有符号数的8位补码,AL,BL中两数的大小关系为A

4、8253有六种工作方式,试写出其中的三种:

方式0或计数达到终值时中断的方式;方式1或硬件可重触发单脉冲方式;方式2或周期性定时器方式,也称为N分频方式。

5、计算机通信中,MODEM的功能是使计算机之间可以通过普通电话线进行连接并传送数据。

6、8251芯片中,奇偶错的含义是数据传输中产生了1位误码。

7、8259A的全嵌套方式中,IR0级中断的优先权最高,优先权自动循环方式开始时,

IR0为最高。

8、设字长为8位,若X=-3,则[X]原=1000,0011B,[X]补=1111,1101B。

9、已知CS=1800H,IP=1500H,则指令所处的物理地址=19500H。

10、8086系统复位后,CS=FFFFH,SP=0000H。

11、8251A在通信过程中,能够自动检测的错误有奇偶错,数据丢失错和帧

错。

12、8253芯片共有6种工作方式,采用BCD码计数时,最大计数值为

10000H。

13、8086CPU响应INTR引入的中断时,要执行两个中断响应周期,其目的是禁止其他模块的总线请求。

14、单片8259A可以扩展8个外部中断,最多9片级联可以扩展64个外部中断。

15、8255A的端口C置位/复位控制字应写入控制字端口。

16、8086CPU标志寄存器FR中,IF的作用是中断标志,DF的作用是方向标志。

17、八位二进制补码1111,0111B对应的真值+9。

18、微机接口的基本功能有执行CPU命令,返回外设状态和数据缓冲等。

19、8253计数,实际上是对CLK信号线上的信号进行计数。

20、设计算机的每个I/O端口为8位,现有一个64键的键盘,如果用线性键盘,则至少要用8个端口;如果用矩阵键盘,则至少要用2个端口。

21、常用的数字调制技术有幅度键控(ASK),移相键控(PSK)和移频键控(FSK)。

22、8086CPU的INTR引脚的功能是引入中断源向CPU提出的可屏蔽中断请求信号,CPU在每条指令的最后一个时钟周期时时候采样此信号。

23、8255的A端口有双向传输功能。

24、8086复位后,引导程序的入口地址为FFFF0H。

25、8086的堆栈操作有入栈和出栈两种,是按字(字/字节)操作的。

26、8086高8位数据总线的选择信号是BHE,地址锁存允许信号是ALE信号。

27、8253某一计数通道按BCD方式计数,初始化时若写入初值为0,则对应的计数值为10000。

28、8259A中IRR的功能是寄存请求的中断级,ISR的功能是存放正在被服务的所有中断级。

29、INTR是可屏蔽中断请求信号,CPU在每条指令的最后一个时钟周期时候采样。

30、微机系统中,主机与外设之间交换信息可以采用程序查询方式、程序中断方式和直接存储器访问(DMA)方式方式。

31、串行通信中,数据传送速度常用波特率表示。

32、指令MOV[BX+20],AL中,源操作数的寻址方式是寄存器相对寻址方式,目的操作数据的寻址方式是寄存器寻址。

33、886CPU从内部功能上可以分为执行部件和总线接口部件两个功能部件。

34、B=170D=1AH。

35、若用1024×1位RAM芯片组成16K×8位的存储器,要用32片该芯片,要用4根地址线,其中参与片内寻址的地址线3根。

36、8086的物理地址是如何形成的?

段地址左移四位+偏移地址。

37、计算机中广泛使用信号线复用,这样做的好处是总线引脚数目少。

38、单片8259A可管理8级中断,7片级联最多可管理48级中断。

39、8253共有6种工作方式,8255共有3种工作方式。

二、简答题

1、指令ADCAX,[BP+DI]与ADCAX,[1000H]中源操作数采用的是什么寻址方式?

目的操作数采用的是什么寻址方式?

答:

1.指令ADCAX,[BP+DI]中源操作数采用的是基址变址寻址;指令ADCAX,[1000H]中源操作数采用的是直接寻址。

2.两条指令中,目的操作数采用的都是寄存器寻址。

2、8086CPU响应INTR的条件是什么?

答:

响应可屏蔽中断INTR的条件是控制标志位IF=1

3、CPU与I/O设备间常用的数据传送方式有哪些?

答:

1.程序查询方式;2.程序中断方式;3.DMA方式;4.通道方式;

4、存储器芯片片选信号的译码有哪些方式?

答:

1.线选法:

从高位选择几条地址线;2.局部译码法:

高位地址线部分参与译码;3.全译码法:

高位地址线全部参与译码;

5、串行通信的优缺点是什么?

答:

1.优点:

通信线路简单,利用电话或电报线路就可实现通信,降低成本,适用于远距离通信.

2.缺点:

传输速度慢

6、简述8086CPU响应INTR的过程

答:

CPU响应中断后,取中断类型的4倍作为中断服务入口地址标的地址,通过查表得到相应的中断服务程序首地址,然后转去执行相应的中断服务程序

7、8086CPU的存储器系统,为什么要分奇、偶体?

选体信号是什么?

两个体与CPU的数据总线如何连接?

答;1.因为奇地址字和偶地址字的操作效率不同;

2.选体信号是:

BHE和A0

3.奇地址存储体连接数据总线高8位,偶地址存储体连接数据总线低8位,

8、什么情况下要使用MODEM?

解调过程完成什么任务?

答:

1.拨号上网的情况

2.将模拟信号转成数字信号

9、试简述矩阵链盘的扫描过程?

1.答:

判断键盘中有无键按下将全部行线置低电平,然后检测列线的状态。

只要有一列的电平为低,则表示键盘中有键被按下,而且闭合的键位于低电平线与行线相交叉的按键之中。

若所有列线均为高电平,则键盘中无键按下。

2.判断闭合键所在的位置在确认有键按下后,即可进入确定具体闭合键的过程。

其方法是:

依次将行线置为低电平,即在置某根行线为低电平时,其它线为高电平。

在确定某根行线位置为低电平后,再逐行检测各列线的电平状态。

若某列为低,则该列线与置为低电平的行线交叉处的按键就是闭合的按键。

10、外设为什么要通过接口与主机系统相连。

答:

外设的工作速度大多是机械级的,而不是电子级的。

11、串行通信与并行通信相比,有哪些特点?

答:

通信线路简单,利用电话或电报线路就可实现通信,降低成本,适用于远距离通信,传输速度慢

12、给定一个堆栈区,地址为1240H:

0000H~1240H:

0200H,SP=0062H,问:

(1)栈顶地址是多少?

(2)栈底地址是多少?

(3)堆栈段寄存器SS=?

答:

1.栈顶地址是1240H:

0000H

2.栈底地址是1240H:

0200H

3.堆栈段寄存器SS=1240H

13、存储器的片选译码有哪些方法?

各有何特点?

答:

1.线选法:

简单,地址可能重叠,地址不连续;

2.局部译码法:

高位地址不参与译码;

3.全译码法:

址线唯一,不重叠,地址连续;

14、简述8253的初始化过程?

8253有几种工作方式?

答:

1.设置通道控制字和送通道计数初值,控制字写入8253的控制字寄存器,而初始值则写入相应通道的计数寄存器中。

2.方式0,计数结束中断;方式1,可编程单稳脉冲;方式2,频率发生器;方式3,方波发生器;方式4,软件触发选通信号;方式5,硬件触发选通信号

15、简述CPU响应INTR中断的条件?

答:

响应可屏蔽中断INTR的条件是控制标志位IF=1

16、简述I/O接口电路的基本功能。

答:

1.设置数据的寄存、缓冲逻辑,以适应CPU与外设之间的速度差异,接口通常由一些寄存器或RAM芯片组成,如果芯片足够大还可以实现批量数据的传输

2.能够进行信息格式的转换,例如串行和并行的转换

3.能够协调CPU和外设两者在信息的类型和电平的差异,如电平转换驱动器、数/模或模/数转换器等

4.协调时序差异

5.地址译码和设备选择功能

6.设置中断和DMA控制逻辑,以保证在中断和DMA允许的情况下产生中断和DMA请求信号,并在接受到中断和DMA应答之后完成中断处理和DMA传输。

17、简述CPU中断响应的一般过程。

答:

1.中断请求;2.中断判优及中断源识别;3.中断响应;4.中断处理;5中断返回

18、何为DMA?

DMA控制器应具备哪些基本功能?

答:

1.直接存储器存取,是一种快速传送数据的机制

2.外设通过DMA向CPU提出DMA申请;DMA接受外设的请求,取得总线控制权;总线裁决逻辑对总线请求进行裁决,将控制权交给DMA;DMA通知外设DMA应答,开始DMA传输;DMA按传输数据的长度直接控制RAM与外设进行数据交换;DMA控制结束,向外设输出计数终止信号,同多接口提出中断请求,把总线控制权交给CPU,完成一次DMA数据传输。

19、串行通信与并行通信比较,有何特点?

答:

通信线路简单,利用电话或电报线路就可实现通信,降低成本,适用于远距离通信,传输速度慢

20、已知AX=14C6H,BX=80DCH;执行下列程序后,程序转向哪里?

OF、CF、SF各为多少?

CMPAX,BX

JNOPROG1

JNCPROG2

JMPPROG3

答:

1.PROG3

2.OF=0、CF=0、SF=1

21、简述8259A中IRR和ISR的功能。

答:

IRR:

寄存请求的中断级;ISR:

存放正在被服务的所有中断级

22、简述CPU以查询方式如何与外设交换数据,并指出这种方式的优缺点。

答:

1.与外设传送数据前,CPU先查询外设状态,当外设准备好后,才执行I/O指令,传输数据。

2.优点:

是I/O接口简单;缺点:

CPU工作效率低

23、简述串行异步通信的特点及其基本数据格式。

答:

1.串行异步通信以一个字符为传输单位,通信中两个字符间的时间间隔是不固定的,然而在同一个字符中的两个相邻位代码间的时间间隔是固定的

2.每个字符包括1个起始位、5~8个数据位、1个奇偶校验位(可无)和1~2个停止位。

每个字符的传送都是以起始位作为开始标志,紧跟其后的是要传送的数据(低位先传送),然后是奇偶校验位,最后是停止位。

相邻字符之间的时间间隔即空闲时间可为任意长。

线路空闲时应表现为“1”,当检测到“0”时,表示一帧字符的开始

24、简述CPU与存储器联接时,应考虑哪些问题?

答:

1.CPU所具有的地址线数量

2.存储器得存储单元和寻址空间

25、简述8253的初始化过程?

8253有几个计数通道。

答:

1.设置通道控制字和送通道计数初值,控制字写入8253的控制字寄存器,而初始值则写入相应通道的计数寄存器中

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高等教育 > 法学

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1