常见电子类硬件笔试题整理部分含答案.docx
《常见电子类硬件笔试题整理部分含答案.docx》由会员分享，可在线阅读，更多相关《常见电子类硬件笔试题整理部分含答案.docx（31页珍藏版）》请在冰豆网上搜索。
常见电子类硬件笔试题整理部分含答案
14、描述你对集成电路工艺的认识。
（仕兰微面试题目）
15、列举几种集成电路典型工艺。
工艺上常提到0.25,0.18指的是什么？
（仕兰微面试题目）
16、请描述一下国内的工艺现状。
（仕兰微面试题目）
17、半导体工艺中，掺杂有哪几种方式？
（仕兰微面试题目）
18、描述cmos电路中闩锁效应产生的过程及最后的结果？
（仕兰微面试题目）
19、解释latch-up现象和antennaeffect和其预防措施.（未知）
20、什么叫latchup?
（科广试题）
21、什么叫窄沟效应?
（科广试题）
22、什么是nmos、pmos、cmos？
什么是增强型、耗尽型？
什么是pnp、npn？
他们有什么差别？
（仕兰微面试题目）
23、硅栅coms工艺中n阱中做的是p管还是n管，n阱的阱电位的连接有什么要求？
（仕兰微面试题目）
24、画出cmos晶体管的cross-over图（应该是纵剖面图），给出所有可能的传输特性和转移特性。
（infineon笔试试题）
25、以interver为例,写出n阱cmos的process流程,并画出剖面图。
（科广试题）
27、说明mos一半工作在什么区。
（凹凸的题目和面试）
28、画p-bulk的nmos截面图。
（凹凸的题目和面试）
29、写schematicnote（？
），越多越好。
（凹凸的题目和面试）
30、寄生效应在ic设计中怎样加以克服和利用。
（未知）
31、太底层的mos管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。
ic设计的话需要熟悉的软件:
cadence,synopsys,avant，unix当然也要大概会操作。
32、unix命令cp-r,rm,uname。
（扬智电子笔试）
____________________________________________________________
三、单片机、mcu、计算机原理
1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。
简述单片机应用系统的设计原则。
（仕兰微面试题目）
3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。
（仕兰微面试题目）
4、pci总线的含义是什么？
pci总线的主要特点是什么？
（仕兰微面试题目）
5、中断的概念？
简述中断的过程。
（仕兰微面试题目）
6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）
7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由805
电子类公司笔试题精选
一、模拟电路
1基尔霍夫定理的内容是什么？
（仕兰微电子）
基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.
基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.
2、平板电容公式（C=εS/4πkd）。
（未知）
3、最基本的如三极管曲线特性。
（未知）
4、描述反馈电路的概念，列举他们的应用。
（仕兰微电子）
5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）
电压负反馈可以稳定放大电路的输出电压，因而输出阻抗比无负反馈时减小；电流负反馈可稳定放大电路的输出电流，因而输出阻抗比无反馈时增大；串联负反馈由于在输入端串入反馈支路，因而输入阻抗得以提高；并联负反馈的输入端由于并联了反馈支路，因而输入阻抗得以降低。
6、放大电路的频率补偿的目的是什么，有哪些方法？
（仕兰微电子）
频率补偿目的就是减小时钟和相位差，使输入输出频率同步.频率补偿的根本思想就是在基本电路或反馈网络中添加一些元件来改变反馈放大电路的开环频率特性（主要是把高频时最小极点频率与其相近的极点频率的间距拉大）,破坏自激振荡条件,经保证闭环稳定工作,并满足要求的稳定裕度,实际工作中常采用的方法是在基本放大器中接入由电容或RC元件组成的补偿电路,来消去自激振荡.
7、频率响应，如：
怎么才算是稳定的，如何改变频响曲线的几个方法。
（未知）
频率响应通常亦称频率特性，频率响应或频率特性是衡量放大电路对不同频率输入信号适应能力的一项技术指标。
为实现信号不失真放大所以要需研究放大器的频率响应
改变频响曲线就是改变其幅度和相位响应，可以通过外加RC，LC网络来改变其幅频特性和相频特性
8、给出一个差分运放，如何相位补偿，并画补偿后的波特图。
（凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。
（未知）
10、给出一差分电路，告诉其输出电压Y和Y-,求共模分量和差模分量。
（未知）
11、画差放的两个输入管。
（凹凸）
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。
（未知）
14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。
（Infineon笔试试题）
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。
（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。
（未知）
23、化简F（A,B,C,D）=m（1,3,4,5,10,11,12,13,14,15）的和。
（威盛）
25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefinetherationofchannelwidthofPMOSandNMOSandexplain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？
（仕兰微电子）
27、用mos管搭出一个二输入与非门。
（扬智电子笔试）
31、用一个二选一mux和一个inv实现异或。
（飞利浦－大唐笔试）
32、画出Y=A*BC的cmos电路图。
（科广试题）
33、用逻辑们和cmos电路实现abcd。
（飞利浦－大唐笔试）
34、画出CMOS电路的晶体管级电路图，实现Y=A*BC（DE）。
（仕兰微电子）
35、利用4选1实现F（x,y,z）=xzyz’。
（未知）
36、给一个表达式f=xxxxxxxxxxxxxxxxx用最少数量的与非门实现（实际上就是化简）。
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。
（Infineon笔试）
38、为了实现逻辑（AXORB）OR（CANDD），请选用以下逻辑中的一种，并说明为什么？
1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：
NAND（未知）
39、用与非门等设计全加法器。
（华为）
40、给出两个门电路让你分析异同。
（华为）
41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。
（未知）
43、用波形表示D触发器的功能。
（扬智电子笔试）
44、用传输门和倒向器搭一个边沿触发器。
（扬智电子笔试）
46、画出DFF的结构图,用verilog实现之。
（威盛）
47、画出一种CMOS的D锁存器的电路图和版图。
（未知）
48、D触发器和D锁存器的区别。
（新太硬件面试）
49、简述latch和filp-flop的异同。
（未知）
&e1]5T'v&n.g*_1D+J50、LATCH和DFF的概念和区别。
（未知）
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。
（南山之桥）
52、用D触发器做个二分颦的电路.又问什么是状态图。
（华为）
53、请画出用D触发器实现2倍分频的逻辑电路？
（汉王笔试）
54、怎样用D触发器、与或非门组成二分频电路？
（东信笔试）
55、Howmanyflip-flopcircuitsareneededtodivideby16?
（Intel）16分频？
56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage.（未知）
57、用D触发器做个4进制的计数。
（华为）
58、实现N位JohnsonCounter,N=5。
（南山之桥）
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？
（仕兰微电子）
60、数字电路设计当然必问Verilog/VHDL，如设计计数器。
（未知）
61、BLOCKINGNONBLOCKING赋值的区别。
（南山之桥）
62、写异步D触发器的verilogmodule。
（扬智电子笔试）
moduledff8（clk,reset,d,q）;
inputclk;
inputreset;
input[7:
0]d;
output[7:
0]q;
reg[7:
0]q;
always@（posedgeclkorposedgereset）
if（reset）
q<=0;
:
P,L.W/\.~）R!
q<=d;
&cI!
K,\;
63、用D触发器实现2倍分频的Verilog描述？
（汉王笔试）
moduledivide2（clk,clk_o,reset）;
inputclk,reset;
outputclk_o;
wirein;
out;
always@（posedgeclkorposedgereset）
if（reset）
out<=0;else
64、可编程逻辑器件在现代电子设计中越来越重要，请问：
a）你所知道的可编程逻辑器件有哪些？
b）试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
（汉王笔试）
）r'T'y）d:
S:
a0VPAL，PLD，CPLD，FPGA。
moduledff8（clk,reset,d,q）;
inputclk;
7B*M"D9t"Q*jinputreset;
inputd;
&O.A%H1k/s8Voutputq;
regq;
always@（posedgeclkorposedgereset）
if（reset）
q<=0;
'p8w'P'S2pelse
q<=d;
65、请用HDL描述四位的全加法器、5分频电路。
（仕兰微电子）
67、用VERILOG或VHDL写一段代码，实现消除一个glitch。
（未知）
69、描述一个交通信号灯的设计。
（仕兰微电子）
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。
（扬智电子笔试）
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：
（1）画出fsm（有限状态机）；
（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。
（未知）
73、画出可以检测10010串的状态图,并verilog实现之。
（威盛）
74、用FSM实现101101的序列检测模块。
（南山之桥）
请画出statemachine；请用RTL描述其statemachine。
（未知）
75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。
（飞利浦－大唐笔试）
76、用verilog/vhdl写一个fifo控制器（包括空，满，半满信号）。
（飞利浦－大唐笔试）
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：
y=lnx，其中，x为4位二进制整数输入信号。
y为二进制小数输出，要求保留两位小数。
电源电压为3~5v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。
（仕兰微电子）
78、sram，falshmemory，及dram的区别？
（新太硬件面试）
79、给出单管DRAM的原理图（西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9－14b），问你有什么办法提高refreshtime，总共有5个问题，记不起来了。
（降低温度，增大电容存储容量）（Infineon笔试）
81、名词:
sram,ssram,sdram名词IRQ,BIOS,USB,VHDL,SDR
VHDL:
VHICHardwareDescriptionLanguageSDR:
SingleDataRate!
{（]%P2o+{
压控振荡器的英文缩写（VCO）。
动态随机存储器的英文缩写（DRAM）。
名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipelineIRQ,BIOS,USB,VHDL,VLSIVCO（压控振荡器）RAM（动态随机存储器），FIRIIRDFT（离散傅立叶变换）或者是中文的，比如：
a.量化误差b.直方图c.白平衡
二、IC设计基础（流程、工艺、版图、器件）
1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。
（仕兰微面试题目）
2、FPGA和ASIC的概念，他们的区别。
（未知）
答案：
FPGA是可编程ASIC。
ASIC:
专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它ASIC（ApplicationSpecificIC）相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点
3、什么叫做OTP片、掩膜片，两者的区别何在？
（仕兰微面试题目）
4、你知道的集成电路设计的表达方式有哪几种？
（仕兰微面试题目）
5、描述你对集成电路设计流程的认识。
（仕兰微面试题目）
6、简述FPGA等可编程逻辑器件设计流程。
（仕兰微面试题目）
7、IC设计前端到后端的流程和eda工具。
（未知）
8、从RTLsynthesis到tapeout之间的设计flow,并列出其中各步使用的tool.（未知）
10、写出asic前期设计的流程和相应的工具。
（威盛）
11、集成电路前段设计流程，写出相关的工具。
（扬智电子笔试）
先介绍下IC开发流程：
1.）代码输入（designinput）
用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码
BBS语言输入工具：
SUMMITVISUALHDL
h5k'?
4]%Z6s1mMENTORRENIOR
图形输入:
composer（cadence）;
viewlogic（viewdraw）
2.）电路仿真（circuitsimulation）
将vhd代码进行先前逻辑仿真，验证功能描述是否正确
数字电路仿真工具：
BBSVerolog：
CADENCEVerolig-XL
MENTORModle-sim
VHDL:
CADENCENC-vhdl
4MENTORModle-sim2A.
模拟电路仿真工具：
***ANTIHSpicepspice，spectremicromicrowave:
eesoft:
hp
3.）逻辑综合（synthesistools）
逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gatesdelay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。
最终仿真结果生成的网表称为物理网表。
12、请简述一下设计后端的整个流程？
（仕兰微面试题目）
13、是否接触过自动布局布线？
请说出一两种工具软件。
自动布局布线需要哪些基本元素？
（仕兰微面试题目）
14、描述你对集成电路工艺的认识。
（仕兰微面试题目）
15、列举几种集成电路典型工艺。
工艺上常提到0.25,0.18指的是什么？
（仕兰微面试题目）
16、请描述一下国内的工艺现状。
（仕兰微面试题目）
17、半导体工艺中，掺杂有哪几种方式？
（仕兰微面试题目）
18、描述CMOS电路中闩锁效应产生的过程及最后的结果？
（仕兰微面试题目）
19、解释latch-up现象和Antennaeffect和其预防措施.（未知）
20、什么叫Latchup?
（科广试题）
21、什么叫窄沟效应?
（科广试题）
22、什么是NMOS、PMOS、CMOS？
什么是增强型、耗尽型？
什么是PNP、NPN？
他们有什么差别？
（仕兰微面试题目）
23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？
（仕兰微面试题目）
24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转移特性。
（Infineon笔试试题）
25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。
（科广试题）
27、说明mos一半工作在什么区。
（凹凸的题目和面试）
28、画p-bulk的nmos截面图。
（凹凸的题目和面试）
29、写schematicnote（？
），越多越好。
（凹凸的题目和面试）
30、寄生效应在ic设计中怎样加以克服和利用。
（未知）
31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。
IC设计的话需要熟悉的软件:
Cadence,Synopsys,Avant，UNIX当然也要大概会操作。
32、unix命令cp-r,rm,uname。
（扬智电子笔试）
____________________________________________________________
三、单片机、MCU、计算机原理
1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。
简述单片机应用系统的设计原则。
（仕兰微面试题目）
3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。
（仕兰微面试题目）
4、PCI总线的含义是什么？
PCI总线的主要特点是什么？
（仕兰微面试题目）
5、中断的概念？
简述中断的过程。
（仕兰微面试题目）
6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）
7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完成。
简单原理如下：
由P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八个开关来设置，直接与P1口相连（开关拨到下方时为"0"，拨到上方时为"1"，组成一个八位二进制数N），要求占空比为N/256。
（仕兰微面试题目）
下面程序用计数法来实现这一功能，请将空余部分添完整。
MOVP1，#0FFH
LOOP1：
MOVR4，#0FFH
8、单片机上电后没有运转，首先要检查什么？
（东信笔试题）
9、WhatisPCChipset?
（扬智电子笔试）
芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。
北桥芯片提供对CPU的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、ECC纠错等支持。
南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、UltraDMA/33（66）EIDE数据传输方式和ACPI（高级能源管理）等的支持。
其中北桥芯片起着主导性的作用，也称为主桥（HostBridge）。
3km-j9f9C&J!
}
除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。
10、如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题。
（未知）
11、计算机的基本组成部分及其各自的作用。
（东信笔试题）
12、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
（汉王笔试）
14、同步异步传输的差异（未知）
15、串行通信与同步通信异同,特点,比较。
（华为面试题）
16、RS232c高电平脉冲对应的TTL逻辑是?
（负逻辑?
）（华为面试题
四、信号与系统
1、的话音频率一般为300~3400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？
若采用8KHZ的采样频率，并采用8bit的PCM编码，则存储一秒钟的信号数据量有多大？
（仕兰微面试题目）
2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。
（华为面试题）
3、如果模拟信号的带宽为5khz,要用8K的采样率，怎么办？
lucent）两路？
4、信号与系统:
在时域与频域关系。
（华为面试题
5、给出时域信号，求其直流分量。
（未知）
6、给出一时域信号，要求
（1）写出频率分量，
（2）写出其傅立叶变换级数；（3）当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形。
（未知）
7、sketch连续正弦信号和连续矩形波（都有图）的傅立叶变换。
（Infineon笔试试题）
8、拉氏变换和傅立叶变换的表达式及联系。
（新太硬件面题）
五、DSP、嵌入式、软件等
1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。
（仕兰微面试题目）
2、数字滤波器的分类和结构特点。
（仕兰微面试题目）
3、IIR，FIR滤波器的异同。
（新太硬件面题）
4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h（n）=-a*h（n-1）b*δ（n）a.求h（n）的z变换；b.问该系统是否为稳定系统；c.写出FIR数字滤波器的差分方程；（未知）
5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。
（信威dsp软件面试题）
6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题）
7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题）
8、请写出【－8，7】的二进制补码，和二进制偏置码。
用Q15表示出0.5和－0.5.（信威dsp软件面试题）
9、DSP的结构（哈佛结构）；（未知）
10、嵌入式处理器类型（如ARM），操作系统种类（Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了；（未知）
11、
升级会员 