TCL7524.docx

TCL7524.docx

《TCL7524.docx》由会员分享，可在线阅读，更多相关《TCL7524.docx（10页珍藏版）》请在冰豆网上搜索。

TCL7524

137334:

　　1引言

　　由于传统的多波形函数信号发生器需采用大量分离元件才能实现，且设计复杂，这里提出一种基于CPLD的多波形函数信号发生器。

它采用CPLD作为函数信号发生器的处理器，以单片机和CPLD为核心，辅以必要的模拟和数字电路，构成的基于DDS（直接数字频率合成）技术、波形稳定、精度较高的多功能函数信号发生器。

　　2系统设计

　　图1给出系统设计框图，该系统设计主要由CPLD电路、单片机电路、键盘输入液晶显示输出电路以及D/A转换电路和低通滤波器等电路组成。

　　2．1频率合成器

　　该系统设计采用直接数字式频率合成DDS（DirectDigitalFrequencySynthesis）技术，采用ROM存储所需的量化数据，按照不同频率求出频率控制字。

以K为步进对相位累加器进行累加，每累加一次，取出累加器的高8位数据送至ROM，ROM根据不同的地址取出不同的数据送TLC7524进行转换。

再经过滤波即可得到所需要波形。

由于DDS具有相对带宽很宽，频率转换时间极短，频率分辨率高等优点。

此外，全数字化结构便于集成，输出相位连续，频率，相位和幅度均可实现程控。

　　2．2幅度控制模块

　　幅度控制模块由DAC0832控制，利用其内部电阻分压网络，将其作为数控电位器。

将TLC7524的输出波形作为DAC0832的基准电压源输入，其输出波形为V=（N/256）×Vin,其中N为单片机输入的幅度控制字。

通过一简单的电阻分压网络调整运放输出峰一峰值为0～5V，再送至DAC0832由单片机控制其幅度实现幅度的步进，如图2所示。

　　2．3后级处理模块

　　采用二阶巴特沃兹低通滤波器。

巴特沃兹低通滤波器的幅度函数是单调下降的，由于n阶低通巴特沃兹低通滤波器的前（2n-1）阶导数在ω=0处为零，所以巴特沃兹低通滤波器也称最大平坦幅度滤波器。

由于该设计要求滤除的频率分量主要为由D／A转换器产生的高频分量，与系统所要求保留的频率相差很远，所以滤波器在通频带内的平坦程度比其衰减陡度更为重要，而且巴特沃兹低通滤波器所要的元件值合乎实际情况，不像其他滤波器要求元件值那么苛刻。

　　3硬件电路系统设计

　　3．1总体设计思路

　　整个系统以CPLD（EPM7128）、AT89S51、AT28C64（EEP-ROM）为核心。

CPLD通过相位累加产生读取ROM的地址。

以单片机为系统控制的核心，主要功能：

给CPLD送频率控制字，即相位累加器的累加值，以此控制频率；给D／A转换器送幅度控制字D，控制波形幅度；处理红外遥控键盘；送数据给液晶LCD。

EEPROM存储已固化好波形的数据。

　　3．2CPLD模块

　　该模块通过一个4引脚的工业标准JTAG接口在系统编程（ISP），并且在编程过程中仅需5．0V单电压供电。

编程过程中，I／O引脚处于三态并被上拉，以消除板上冲突。

上拉阻值为1kΩ。

因为该器件是在线编程的，为了便于调试，所以把下载口直接做在电路板上。

考虑到电源为自制的稳压电源，CPLD受电源纹波干扰影响较大，所以在每个器件旁都加有去耦电容。

　　3．3D／A转换及幅度控制

　　D／A转换采用TI公司的TLC7524，该器件转换速度可达10M，幅度控制D／A转换采用MAX518，该器件是I2C总线的双D／A转换器，只需很少的端口线就可实现两路幅度的控制，大大节省单片机的端口。

图3给出D／A转换电路。

　　3．4后级处理模块

　　低通滤波器对阶梯正弦波进行傅里叶分析。

其中若一周期采样点数为N，则其高次谐波能量主要集中在输出频率的（N±1）倍频上，其幅值为基频的1／（N±1）。

低通滤波可以平滑其台阶。

另外还需滤除由DAC0832和TCL7524产生的1MHz和10MHz的高频分量。

因此根据设计的要求（输出最大频率为250kHz，为了保证250kHz频带内输出幅度平坦，又要尽可能抑制谐波和高频分量，综合考虑选用宽带运放LF351，用EWB仿真表明：

截止频率为1MHz～250kHz以内幅度平坦。

为了保证稳幅输出，选用AD817。

该器件是一种低功耗、高速、宽带运算放大器，具有很强的大电流驱动能力。

实际电路测量表明：

当负载为100Ω，输出峰-峰值为10V时，其带宽大于500kHz，幅度变化小于±1％。

　　4软件设计

　　4．1波形发生

　　在CPLD内设置25位相位累加器，高9位为ROM地址，低16位为产生精确的读ROM的点与点之间的时间间隔而设置的累加寄存器，即：

单片机送一频率控制字，由低16位寄存器每个时钟都累加这个值，累加到低16位溢出，然后ROM的地址加1。

ROM内的每个地址的数据表示当前波形的幅度，然后连续读出数据并被平滑滤波后得出平滑、稳定的波形。

波形产生流程如图4所示。

　　4．2幅度控制

　　系统的幅度控制由MAX518完成，利用其内部电阻网络实现数字电位器功能，输出电压作为TLC7524的基准电压。

图5为幅度控制流程。

　　5电路系统调试与参数测试

　　调试与测试所用仪器PC机、双踪模拟示波器YUAN-LONG、SS7200通用智能计数器、DT9205三位半数字万用表。

在户1kHz步进为20mV下，测试电压幅度。

表1为电压幅度测试，表2为输出频率测试。

　　6结论

　　基于单片机和CPLD的DDS正交信号源，其频率幅度可精密控制，扩展输出频率达300kHz，增加扫频输出功能。

采用红外键盘控制频率和幅度，采用液晶同步显示信号的频率和幅度；输出端产生正弦波、方波、三角波、锯齿波，梯形波、短形波、频率突变的方波、尖脉冲数字信号等，且具有扫频输出的功能。

测试结果表明，系统稳定可靠，人机交互界面友好，操作简单方便。

  来源:

博士

136978:

　　1引言

　　由于传统的多波形函数信号发生器需采用大量分离元件才能实现，且设计复杂，这里提出一种基于CPLD的多波形函数信号发生器。

它采用CPLD作为函数信号发生器的处理器，以单片机和CPLD为核心，辅以必要的模拟和数字电路，构成的基于DDS（直接数字频率合成）技术、波形稳定、精度较高的多功能函数信号发生器。

　　2系统设计

　　图1给出系统设计框图，该系统设计主要由CPLD电路、单片机电路、键盘输入液晶显示输出电路以及D/A转换电路和低通滤波器等电路组成。

　　2．1频率合成器

　　该系统设计采用直接数字式频率合成DDS（DirectDigitalFrequencySynthesis）技术，采用ROM存储所需的量化数据，按照不同频率求出频率控制字。

以K为步进对相位累加器进行累加，每累加一次，取出累加器的高8位数据送至ROM，ROM根据不同的地址取出不同的数据送TLC7524进行转换。

再经过滤波即可得到所需要波形。

由于DDS具有相对带宽很宽，频率转换时间极短，频率分辨率高等优点。

此外，全数字化结构便于集成，输出相位连续，频率，相位和幅度均可实现程控。

　　2．2幅度控制模块

　　幅度控制模块由DAC0832控制，利用其内部电阻分压网络，将其作为数控电位器。

将TLC7524的输出波形作为DAC0832的基准电压源输入，其输出波形为V=（N/256）×Vin,其中N为单片机输入的幅度控制字。

通过一简单的电阻分压网络调整运放输出峰一峰值为0～5V，再送至DAC0832由单片机控制其幅度实现幅度的步进，如图2所示。

　　2．3后级处理模块

　　采用二阶巴特沃兹低通滤波器。

巴特沃兹低通滤波器的幅度函数是单调下降的，由于n阶低通巴特沃兹低通滤波器的前（2n-1）阶导数在ω=0处为零，所以巴特沃兹低通滤波器也称最大平坦幅度滤波器。

由于该设计要求滤除的频率分量主要为由D／A转换器产生的高频分量，与系统所要求保留的频率相差很远，所以滤波器在通频带内的平坦程度比其衰减陡度更为重要，而且巴特沃兹低通滤波器所要的元件值合乎实际情况，不像其他滤波器要求元件值那么苛刻。

　　3硬件电路系统设计

　　3．1总体设计思路

　　整个系统以CPLD（EPM7128）、AT89S51、AT28C64（EEP-ROM）为核心。

CPLD通过相位累加产生读取ROM的地址。

以单片机为系统控制的核心，主要功能：

给CPLD送频率控制字，即相位累加器的累加值，以此控制频率；给D／A转换器送幅度控制字D，控制波形幅度；处理红外遥控键盘；送数据给液晶LCD。

EEPROM存储已固化好波形的数据。

　　3．2CPLD模块

　　该模块通过一个4引脚的工业标准JTAG接口在系统编程（ISP），并且在编程过程中仅需5．0V单电压供电。

编程过程中，I／O引脚处于三态并被上拉，以消除板上冲突。

上拉阻值为1kΩ。

因为该器件是在线编程的，为了便于调试，所以把下载口直接做在电路板上。

考虑到电源为自制的稳压电源，CPLD受电源纹波干扰影响较大，所以在每个器件旁都加有去耦电容。

　　3．3D／A转换及幅度控制

　　D／A转换采用TI公司的TLC7524，该器件转换速度可达10M，幅度控制D／A转换采用MAX518，该器件是I2C总线的双D／A转换器，只需很少的端口线就可实现两路幅度的控制，大大节省单片机的端口。

图3给出D／A转换电路。

　　3．4后级处理模块

　　低通滤波器对阶梯正弦波进行傅里叶分析。

其中若一周期采样点数为N，则其高次谐波能量主要集中在输出频率的（N±1）倍频上，其幅值为基频的1／（N±1）。

低通滤波可以平滑其台阶。

另外还需滤除由DAC0832和TCL7524产生的1MHz和10MHz的高频分量。

因此根据设计的要求（输出最大频率为250kHz，为了保证250kHz频带内输出幅度平坦，又要尽可能抑制谐波和高频分量，综合考虑选用宽带运放LF351，用EWB仿真表明：

截止频率为1MHz～250kHz以内幅度平坦。

为了保证稳幅输出，选用AD817。

该器件是一种低功耗、高速、宽带运算放大器，具有很强的大电流驱动能力。

实际电路测量表明：

当负载为100Ω，输出峰-峰值为10V时，其带宽大于500kHz，幅度变化小于±1％。

　　4软件设计

　　4．1波形发生

　　在CPLD内设置25位相位累加器，高9位为ROM地址，低16位为产生精确的读ROM的点与点之间的时间间隔而设置的累加寄存器，即：

单片机送一频率控制字，由低16位寄存器每个时钟都累加这个值，累加到低16位溢出，然后ROM的地址加1。

ROM内的每个地址的数据表示当前波形的幅度，然后连续读出数据并被平滑滤波后得出平滑、稳定的波形。

波形产生流程如图4所示。

　　4．2幅度控制

　　系统的幅度控制由MAX518完成，利用其内部电阻网络实现数字电位器功能，输出电压作为TLC7524的基准电压。

图5为幅度控制流程。

　　5电路系统调试与参数测试

　　调试与测试所用仪器PC机、双踪模拟示波器YUAN-LONG、SS7200通用智能计数器、DT9205三位半数字万用表。

在户1kHz步进为20mV下，测试电压幅度。

表1为电压幅度测试，表2为输出频率测试。

　　6结论

　　基于单片机和CPLD的DDS正交信号源，其频率幅度可精密控制，扩展输出频率达300kHz，增加扫频输出功能。

采用红外键盘控制频率和幅度，采用液晶同步显示信号的频率和幅度；输出端产生正弦波、方波、三角波、锯齿波，梯形波、短形波、频率突变的方波、尖脉冲数字信号等，且具有扫频输出的功能。

测试结果表明，系统稳定可靠，人机交互界面友好，操作简单方便。