数字电子技术课程设计题目.docx
《数字电子技术课程设计题目.docx》由会员分享,可在线阅读,更多相关《数字电子技术课程设计题目.docx(21页珍藏版)》请在冰豆网上搜索。
![数字电子技术课程设计题目.docx](https://file1.bdocx.com/fileroot1/2023-4/28/2cb41c4e-0fa4-4603-8545-7c9d8781722e/2cb41c4e-0fa4-4603-8545-7c9d8781722e1.gif)
数字电子技术课程设计题目
数字电子技术课程设计题目
题目.1:
多功能数字钟的电路设计
数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。
由于数字集成电路的发展和石英晶体振荡器的使用,使得数字钟的精度、稳定度远远超过了机械钟表。
钟表的数字化在提高报时精度的同时,也大大扩展了它的功能,诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此,研究数字钟及扩大其应用,有着非常现实的意义。
一、设计目的
1.掌握数字钟的设计、组装与调试方法。
2.熟悉集成电路的使用方法。
二、设计任务与要求
1.时钟显示功能,能够以十进制显示“时”、“分”、“秒”。
2.具有快速校准时、分、秒的功能。
3.计时准确度,每天计时误差不超过1s。
4.整点自动报时,在离整点10s时,便自动发出鸣叫声,步长1s,每隔1s鸣叫一次,前四响是低音,最后一响为高音,最后一响结束为整点。
选做:
1.闹钟功能,可按设定的时间闹时。
2.日历显示功能。
将时间的显示扩展为“年”、“月”、“日”。
三、数字钟的基本原理及电路设计
一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲,秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器译码,并通过显示器显示时间。
数字钟的整机逻辑框图如下:
图-1数字钟整机逻辑图
1.石英晶体振荡器
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整,它是电子钟的核心,用它产生标准频率信号,再由分频器分成秒时间脉冲。
用反相器与石英晶体构成的振荡电路如图4-2-2所示。
利用两个非门G1和G2自我反馈,使它们工作在线形状态,然后利用石英晶体Z1来控制振荡频率。
振荡器振荡频率的精度与稳定度基本上决定数字钟的准确度,晶振频率越高,计时准确度越高。
目前常见的石英晶振频率是4MHz时,则振荡器输出频率为4MHZ。
图2石英晶体振荡电路
2.分频器
时间标准信号的频率很高,要得到秒脉冲,需要分频电路。
例如,振荡器输出4MHZ信号,可通过D触发器(如74LS74)进行4分频变成1MHZ,也可以将10分频计数器74LS160(或74LS90)行4分频变成1MHZ,然后送到10分频计数器74LS160(或74LS90),经过6次10分频而获得1HZ的方波信号。
3.计数器
整个计数器电路由秒计数器、分计数器、时计数器串接而成。
秒计数器和分计数器各自由
一个十进制计数器和一个六进制计数器串接组成,形成两个六十进制计数器。
时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。
4.译码器
译码器由六片74LS247(或74LS48)组成,74LS247驱动器是与8421BCD编码计数器配合用的7段译码驱动器。
一片74LS247驱动一只数码,72LS247是集电极开路输出,为了限制数码管的导通电流,在72LS247的输出与数码管的输入端之间均应串有限流电阻。
5.显示器
本系统用七段发光数码管来显示译码器输出的数字,发光数码管有两种:
共阳极或共阴极。
74LS247驱动器是低电平输出,采用共阳极数码管。
6.校时电路
刚接通电源或走时不准时,都需要进行时间校准。
实现校时电路的方法有很多,采用基本
R-S触发器构成单脉冲发生器是其中的一种,电路如图3。
图-3校时电路
四、调试要点
1.画出整个系统的电路图,并列出所需器件清单。
2.采购器件,并按电路图接线,认真检查电路是否正确,注意器件管脚的连接,“悬空端”、
“清零端”、“置1端”要正确处理。
3.调试振荡器电路,用示波器观察振荡频率输出。
4.将振荡输出频率送入各分频器,观察其输出频率是否符合设计要求。
5.检查各级计数器的工作情况。
6.观察校时电路的功能是否满足校时要求。
7.当分频器和计数器调试正常后,观察电子钟是否正常准确地工作。
五、总结报告
1.总结数字电子钟设计、安装与调试过程。
2.分析安装与调试中发现的问题及故障排除的方法。
题目2:
交通灯控制电路设计
由一条主干道和一条支干道的汇合点形成十字交叉路口,为确保车辆安全、迅速地通行,在交叉路口的每个入口处设置了红、绿、黄三色信号灯。
红灯亮禁止通行;绿灯亮允许通行;黄灯亮则给行驶中的车辆有时间停靠在禁行线外。
实现红、绿灯的自动指挥对城市交通管理现代化有着重要的意义。
一、设计目的
1.掌握交通灯控制电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
二、设计任务与要求
1.用红、绿、黄三色发光二极管作信号灯。
2.当主干道允许通行亮绿灯时,支干道亮红灯,而支干道允许亮绿灯时,主干道亮红灯。
3.主支干道交替允许通行,主干道每次放行30s、支干道20s。
设计30s和20s计时显示电路。
4.在每次由亮绿灯变成亮红灯的转换过程中间,要亮5s的黄灯作为过渡,以使行驶中的车辆有时间停到禁止线以外,设置5s计时显示电路。
三、交通灯控制电路基本原理及电路设计
实现上述任务的控制器整体结构如图4-2-4
计时器
时钟信号
主控制器
译码驱动电路
主干道信号灯
支干道信号灯
传感器
图4交通灯控制器结构图
1.主控制器
主控电路是本课题的核心,它的输入信号来自车辆的检测信号和30s、20s、5s三个定时信号,它的输出一方面经译码后分别控制主干道和支干道的三个信号灯,另一方面控制定时电路启动。
主控电路属于时序逻辑电路,可采用状态机的方法进行设计。
主控电路的输入信号有:
主干道有车A=1,无车A=0;
支干道有车B=1,无车B=0;
主干道有车过30s为L=1,未过30s为L=0;
支干道有车过20s为S=1,未过20s为S=0;
黄灯亮过5s为P=1,未过5s为P=0。
主干道和支干道各自的三种灯(红、黄、绿),正常工作时,只有4种可能,即4种状态:
主绿灯和支红等亮,主干道通行,启动30s定时器,状态为S0;
主黄灯和支红灯亮,主干道停车,启动5s定时器,状态为S1;
主红灯和支绿灯亮,支干道通行,启动20s定时器,状态为S2;
主红灯和支黄灯亮,支干道停车,启动5s定时器,状态为S3。
四种状态的转换关系如图-5:
图5交通灯控制状态转换图
可用2个JK触发器表达上述四种状态的分配和转换。
2.计时器电路
这些计时器除需要秒脉冲作时钟信号外,还应受主控器的状态和传感器信号的控制。
例如30s计时器应在主、支干道都有车,主控器进入S0状态(主干道通行)时开始计时,等到30s后往主控器送出信号(L=1)并产生复零脉冲使该计数器复零。
同样20s计时器必须在主、支干道都有车,主控器进入S2状态时开始计数,而5s计时器则要在进入S1或S3状态时开始计数,待到规定时间分别输出S=1、P=1信号,并使计数器复零。
设计中30s计数器可以采用两个十进制计数器T210级连成三十进制计数器,为使复零信号有足够的宽度,可采用基本RS触发器组成反馈复零电路。
按同样的方法可以设计出20s和5s计时电路,与30s计时电路相比,后两者只是控制信号和反馈信号的引出端不同而已。
3.译码驱动电路
(1)信号灯译码电路
主控器的四种状态分别要控制主、支干道红黄绿灯的亮与灭。
令灯亮为“1”,灯灭为“0”,
主干道红黄绿等分别为R、Y、G,支干道红黄绿等分别为r、y、g,则信号灯译码电路真值表为:
表1信号灯译码电路真值表
输入
输出
Q2
Q1
R
Y
G
r
y
g
0
0
0
0
1
1
0
0
0
1
0
1
0
1
0
0
1
0
1
0
0
0
1
0
1
1
1
0
0
0
0
1
由真值表可进一步得到各灯的逻辑表达式,进而确定其电路形式。
(2)计时显示译码电路
计时显示实际是一个定时控制电路,当30s、20s、5s任一计数器计数时,在主支干道各自可通过数码管显示出当前的计数值。
计数器输出的七段数码显示用BCD码七段译码器驱动即可,具体设计可参考课题一电子数字钟的译码、显示部分。
4.时钟信号发生器电路
产生稳定的“秒”脉冲信号,确保整个电路装置同步工作和实现定时控制。
此电路与课
题一数字钟的秒脉冲信号产生电路相同,可参阅其中晶体振荡电路、分频电路的设计。
如果计时精确度要求不高,也可采用RC环形多谐振荡器。
5.传感器
设计中用开关代替传感器,主干道有车A=1,无车A=0;支干道有车B=1,无车B=0;
四、调试要点
1.画出整机电路图,并列出所需器件清单。
2.采购器件,并按电路图接线,认真检查电路是否正确,注意器件管脚的连接,“悬空端”、
“清零端”、“置1端”要正确处理。
3.秒脉冲信号发生器与计时电路的调试与上一设计相同。
4.主控器电路的调试,可用逻辑开关S1、S2、S3、S4、S5分别代替A、B、L、S、P信
号,秒脉冲作时钟信号,在S1~S5不同状态时,主控器状态应按状态转换图转换。
5.如果以上逻辑关系正确,即可与计时器输出L、S、P相接,进行动态调试。
此时,A,B信号仍用逻辑开关S1、S2代替。
6.信号灯译码调试亦是如此,先用两个逻辑开关代替Q2、Q1,当Q2、Q1分别为00、01、
10、11时,6各发光二极管应按设计要求发光。
7.各单元电路均能正常工作后,即可进行总机调试。
五、总结报告
1.总结交通灯控制电路的设计、安装与调试过程。
2.分析安装与调试中发现的问题及故障排除的方法。
题目3:
简易数字频率计电路设计
数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波、方波或其它周期性变化的信号。
如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率、转速、声音的频率以及产品的计件等等。
因此,数字频率计是一种应用很广泛的仪器。
一、设计目的
1.了解数字频率计测量频率与测量周期的基本原理;
2.熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。
二、设计任务与要求
要求设计一个简易的数字频率计,测量给定信号的频率,并用十进制数字显示,具体指标为:
1.测量范围:
1HZ—9.999KHZ,闸门时间1s;
10HZ—99.99KHZ,闸门时间0.1s;
100HZ—999.9KHZ,闸门时间10ms;
1KHZ—9999KHZ,闸门时间1ms;
2.显示方式:
四位十进制数
3.当被测信号的频率超出测量范围时,报警.
三、数字频率计基本原理及电路设计
所谓频率,就是周期性信号在单位时间(1s)内变化的次数.若在一定时间间隔T内测得这个周期性信号的重复变化次数为N,则其频率可表示为fx=N/T。
因此,可以将信号放大整形后由计数器累计单位时间内的信号个数,然后经译码、显示输出测量结果,这是所谓的测频法。
可见数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成,总体结构如图-6:
清零信号
锁存信号
Ⅳ
Ⅴ
T
N
Ⅳ
Ⅴ
Ⅲ
Ⅱ
Ⅰ
整形放大电路
计数器
锁存器
译码器
逻辑控制电路
显示器
时基电路
闸门
Ⅰ
Ⅱ
Ⅲ
图6数字频率计原理图
从原理图可知,被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ,其频率与被测信号的频率fx相同。
时基电路提供标准时间基准信号Ⅱ,具有固定宽度T的方波时基信号II作为闸门的一个输入端,控制闸门的开放时间,被测信号I从闸门另一端输入,被测信号频率为fx,闸门宽度T,若在闸门时间内计数器计得的脉冲个数为N,则被测信号频率fx=N/THz。
可见,闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.逻辑控制电路的作用有两个:
一是产生锁存脉冲Ⅳ,使显示器上的数字稳定;二是产生清“0”脉冲Ⅴ,使计数器每次测量从零开始计数。
1.放大整形电路
放大整形电路可以采用晶体管3DGl00和74LS00,其中3DGl00组成放大器将输入频率为fx的周期信号如正弦波、三角波等进行放大。
与非门74LS00构成施密特触发器,它对放大器的输出信号进行整形,使之成为矩形脉冲。
2.时基电路
时基电路的作用是产生标准的时间信号,可以由555组成的振荡器产生,若时间精度要求较高时,可采用晶体振荡器。
由555定时器构成的时基电路包括脉冲产生电路和分频电路两部分。
(1)555多谐振荡电路产生时基脉冲
采用555产生1000HZ振荡脉冲的参考电路如图4-2-7所示。
电阻参数可以由振荡频率计算公式f=1.43/((R1+2R2)*C)求得。
(2)分频电路
由于本设计中需要1s、0.1s、10ms、1ms四个闸门时间,555振荡器产生1000HZ,周期为1ms的脉冲信号,需经分频才能得到其他三个周期的闸门信号,可采用74LS90分别经过一级、二级、三级10分频得到。
图7555多谐振荡电路
3.逻辑控制电路
在时基信号II结束时产生的负跳变用来产生锁存信号Ⅳ,锁存信号Ⅳ的负跳变又用来产生清“0”信号V。
脉冲信号Ⅳ和V可由两个单稳态触发器74LSl23产生,它们的脉冲宽度由电路的时间常数决定。
触发脉冲从B端输入时,在触发脉冲的负跳变作用下,输出端Q可获得一正脉冲,Q非端可获得一负脉冲,其波形关系正好满足Ⅳ和V的要求。
手动复位开关S按下时,计数器清“0”。
参考电路如图4-2-8
图8数字频率计逻辑控制电路
4.锁存器
锁存器的作用是将计数器在闸门时间结束时所计得的数进行锁存,使显示器上能稳定地显示此时计数器的值.闸门时间结束时,逻辑控制电路发出锁存信号Ⅳ,将此时计数器的值送译码显示器。
选用8D锁存器74LS273可以完成上述功能.当时钟脉冲CP的正跳变来到时,锁存器的输出等于输入,即Q=D。
从而将计数器的输出值送到锁存器的输出端。
正脉冲结束后,无论D为何值,输出端Q的状态仍保持原来的状态Qn不变.所以在计数期间内,计数器的输出不会送到译码显示器.
5.报警电路
本设计要求用4位数字显示,最高显示为9999。
超过9999就要求报警,即当千位达到9(即1001)时,如果百位上再来一个时钟脉冲(即进位脉冲),就可以利用此来控制蜂鸣器报警。
电路如图4-2-9:
图-9数字频率计报警电路
四、调试要点
1.通电准备
打开电源之前,先按照系统原理图检查制作好的电路板的通断情况,并取下电路板上的集成块,然后接通电源,用万用表检查板上的各点电源电压值,之后再关掉电源,插上集成块。
2.单元电路检测
接通电源后,用双踪示波器(输人耦合方式置DC档)观察时基电路的输出波形,看其是否满足设计要求,若不符合,则调整R1和R2。
然后改变示波器的扫描速率旋钮,观察74LSl23的第13脚和第10脚的波形是否为锁存脉冲Ⅳ和清零脉冲V的波形。
将4片计数器74LS90的第2脚全部接低电平,锁存器74LS273的第11脚都接时钟脉冲,在个位计数器的第14脚加入计数脉冲,检查4位锁存、译码、显示器的工作是否正常。
3.系统连调
在放大电路输入端加入Vpp=1v,f=1kHz的正弦信号,用示波器观察放大电路和整形电路的输出波形,应为与被测信号同频率的脉冲波,显示器上的读数应为1000Hz。
五、总结报告
1.总结数字频率计设计、安装与调试过程。
2.分析安装与调试中发现的问题及故障排除的方法。
3.分析减小测量误差的方法。
题目4:
洗衣机控制电路设计
一、设计目的
1.掌握洗衣机控制电路的设计、组装与调试方法。
2.熟悉数字和模拟集成电路的设计和使用方法。
二、设计任务与要求
设计制作一个洗衣机控制器,具有如下功能:
1.采用中小规模集成芯片设计洗衣机的控制定时器,控制洗衣机电机作如下运转:
2.洗涤电机用两个继电器控制。
3.用两位数码管显示洗涤的预置时间(分钟数),按倒计时方式对洗涤过程作计时显示,直至时间到而停机。
4.当定时时间到达终点时,一方面使电机停转,同时发出音响信号提醒用户注意。
5.洗涤过程在送入预置时间后即开始运转。
选作:
6.能够设置洗涤过程开始时间。
三、洗衣机控制电路原理及电路设计
实现以上功能的洗衣机控制电路原理如图10:
图10洗衣机控制电路原理图
1.电机驱动电路
Z1
Z2
K1
K2
电机
1
1
动作
动作
正转
0
0
不动
不动
停止
1
0
动作
不动
反转
0
1
不动
动作
停止
采用两个继电器控制电机的驱动电路如图4-2-11,洗涤定时时间在0~20min内用户任意设定。
图11洗衣机电机驱动电路
2.两级定时电路
本定时器包括两级定时:
一是总洗涤过程的定时;二是在总洗涤过程中包含电机的正转、
反转和暂停三种定时,并且这三种定时是反复循环直至总定时时间到为止。
由驱动电路控制表可得,总定时T和电机驱动信号Z1和Z2的工作波形如图4-2-12:
图-12定时器信号周期时序图
当总定时时间在0~20min以内设定一个数值后T为高电平,然后用倒计时方法每分钟减1,直至T变为0。
在此期间,若Z1=Z2=1,实现正转,若Z1=Z2=0,实现暂停,若Z1=1,Z2=0,实现反转。
实现定时的方法很多,比如采用单稳电路实现,又如将定时初值预置到计数器中,使计数器运行在减计数状态,当减到全零时,则定时时间到。
本电路就可采用这种方法。
当秒脉冲发生器的时钟信号经60分频后,得到分脉冲信号。
洗涤定时时间的初值先通过拨盘或数码开关设置到洗涤时间计数器中,每当分脉冲到来计数器减1,直至减到定时时间到为止。
运行中间,剩余时间经译码后在数码管上进行显示。
3.电机控制信号产生电路
由于Z1和Z2的定时长度可分解为10s的倍数,由秒脉冲到分脉冲变换的六十进制计数器的状态中可以得到Z1、Z2定时的信号,经译码后得到Z1和Z2所示波形信号,这两个信号以及定时信号T经控制门输出后,得到推动电机的工作信号。
四、调试要点
1.通电准备
打开电源之前,先按照系统原理图检查制作好的电路板的通断情况,并取下电路板上的集成块,然后接通电源,用万用表检查板上的各点的电源电压值,完好之后再关掉电源,插上集成块。
2.单元电路检测
接通电源后,用双踪示波器(输人耦合方式置DC档)观察秒脉冲电路的输出波形,看其是否满足设计要求,再观察六十进制计数器和洗涤时间计数器,看其输出波形是否正确。
检查Z1和Z2的时间译码逻辑和电机驱动电路是否正常工作。
3.系统连调
设定洗涤时间,观察电机运转情况和数码管显示。
五.总结报告
1.总结洗衣机控制电路整体设计、安装与调试过程。
要求有电路图、原理说明、电路所需元件清单、电路参数计算、元件选择、测试结果分析。
2.分析安装与调试中发现的问题及故障排除的方法。
题目5:
四人智力竞赛抢答器
一、设计目的
1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
二、设计任务与要求
1.设计任务
设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间,由“9”倒计到“0”时,无人抢答,蜂鸣器连续响0.5秒。
选手抢答时,数码显示选手组号,同时蜂鸣器响0.5秒,倒计时停止。
2.设计要求
(1)4名选手编号为:
1,2,3,4。
各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3,4。
(2)给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。
抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,同时扬声器给出音响提示,封锁输入编码电路,禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
(4)抢答器具有定时(9秒)抢答的功能。
当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,若无人抢答,倒计时结束时,扬声器响,音响持续0.5秒。
参赛选手在设定时间(9秒)内抢答有效,抢答成功,扬声器响,音响持续0.5秒,同时定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。
(5)如果抢答定时已到,却没有选手抢答时,本次抢答无效。
系统扬声器报警(音响持续0.5秒),并封锁输入编码电路,禁止选手超时后抢答,时间显示器显示0。
(6)用石英晶体振荡器产生频率为1Hz的脉冲信号,作为定时计数器的CP信号。
三、四人智力竞赛抢答器电路原理及设计
电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组成。
当有选手抢答时,首先锁存,阻止其他选手抢答,然后编码,再经4线7段译码器将数字显示在显示器上同时产生音响。
主持人宣布开始抢答时,倒计时电路启动由9计到0,如有选手抢答,倒计时停止。
电路系统结构如图13:
扬声器
数码显示
脉冲电路
倒计时器
译码器
数码显示
扬声器
锁存器
编码转换电路
译码器
主持人
选手
图13四人智能抢答器原理图
1.以锁存器为中心的编码显示电路
抢答信号的判断和锁存可采用触发器或锁存器。
若以四D触发器74LS175为中心构成编码锁存系统,编码的作用是把锁存器的输出转化成8421BCD码,进而送给7段显示译码器。
其真值表4-2-2:
表2锁存编码真值表
锁存器输出
编码器输出
Q4
Q3
Q2
Q1
D
C
B
A
0
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
0
1
1
1
0
0
0
0
1
0
0
抢答信号的锁存可通过D触发器的输出相“与”反馈门控触发脉冲实现,当无人抢答时,4个D触发器的输出Q非相与,为“1”时,脉冲能够进入触发器,有一人抢答时,与门中有一个变为“0”,使脉冲不能进入触发器,从而防止其他人抢答。
2.脉冲产生电路:
采用石英晶体振荡器可产生高精度的秒脉冲,电路可参考多功能数字钟设计中的时钟电路。
3.倒计时显示电路:
该电路可采用十进制同步减计数器74LS190,主持人宣布开始时,按下按钮,同时使计数器置数为“9”,并在脉冲作用下开始倒计时并在显示器上显示,到零时停止。
4.音响电路:
可以利用单稳态触发器74LS121产生定宽的抢答输出脉冲,接入蜂鸣器,根据
脉冲宽度可计算得蜂鸣器鸣叫时间。
再由主持人、选手、倒计时共同控制它的输入,使其在主持人开始、选手抢答、倒计时到零时都能鸣叫。
四、调试要点
1.画出整个系统的电路图,并列出所需器件清单。
2.采购器件,并按电路图接线,认真检查电路是否正确,注意器件管脚的连接,“悬空端”、
“清零端”、“置1端”,电源、接地,要正确处理。
3.单元电路检测
接通电源后,双踪示波器观察脉冲电路的输出波形,看其是否满足设计要求,主持人给开始信号,再观察减法计数器的输出经数码管显示是否正确。
观察选手抢答时锁存器输出是否控制其时钟脉冲的通断