计算机组成原理试题库含答案.docx

计算机组成原理试题库含答案.docx

《计算机组成原理试题库含答案.docx》由会员分享，可在线阅读，更多相关《计算机组成原理试题库含答案.docx（27页珍藏版）》请在冰豆网上搜索。

计算机组成原理试题库含答案

计算机组成原理试题

一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。

）

1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。

A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址

2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。

　　A．64K　　B．32KB　　C．32K　　D．16KB

3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。

　　A.　21　B.　17　C.　19　D.20

4.指令系统中采用不同寻址方式的目的主要是（C　）。

　　A.实现存储程序和程序控制　　　　　　　　　　　B.可以直接访问外存

　　C.缩短指令长度，扩大寻址空间，提高编程灵活性　D.提供扩展操作码的可能并降低指令译码难度

5.寄存器间接寻址方式中，操作数处在（　B）。

　　A.通用寄存器　　　B.贮存单元　　　　　C.程序计数器　　　　　D.堆栈

6.RISC是（　A　）的简称。

　A.精简指令系统计算机　　　　　　　　　　　　B.大规模集成电路

　C.复杂指令计算机　　　　　　　　　　　　　　D.超大规模集成电路

7．CPU响应中断的时间是_C_____。

A．中断源提出请求；　　B．取指周期结束；　C．执行周期结束；D．间址周期结束。

8．常用的虚拟存储器寻址系统由____A__两级存储器组成。

A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。

9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。

A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。

10．浮点数的表示范围和精度取决于__C____。

A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；

C．阶码的位数和尾数的位数；　　　D．阶码的机器数形式和尾数的机器数形式。

11．中断向量可提供___C___。

A．被选中设备的地址；B．传送数据的起始地址；

C．中断服务程序入口地址；D．主程序的断点地址。

12．加法器采用先行进位的目的是____C__。

A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。

13．在独立请求方式下，若有N个设备，则____B__。

A．有一个总线请求信号和一个总线响应信号；B．有N个总线请求信号和N个总线响应信号；

C．有一个总线请求信号和N个总线响应信号；D．有N个总线请求信号和一个总线响应信号。

14．主存和CPU之间增加高速缓冲存储器的目的是___A___。

A．解决CPU和主存之间的速度匹配问题；B．扩大主存容量；

C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。

15．在计数器定时查询方式下，若计数从0开始，则__A____。

A．设备号小的优先级高；B．每个设备使用总线的机会相等；

C．设备号大的优先级高。

16．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作　　B　。

A．直接映象；B．全相联映象；C．组相联映象。

17．直接寻址的无条件转移指令功能是将指令中的地址码送入A______。

A．PC；B．地址寄存器；C．累加器；D．ACC。

18．响应中断请求的条件是__B____。

A．外设提出中断；B．外设工作完成和系统允许时；

C．外设工作完成和中断标记触发器为“1”时。

D．CPU提出中断。

19．主机与设备传送数据时，采用_A_____，主机与设备是串行工作的。

A．程序查询方式；B．中断方式；C．DMA方式；D．通道。

20．一个节拍信号的宽度是指__C____。

A．指令周期；B．机器周期；C．时钟周期；D．存储周期。

二、填空题（共20分，每空1分）

1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是

停止CPU访问主、周期挪用和DMA和CPU交替访问主存。

2．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：

最大正数为2127（1-2－23），最小正数为2－129，最大负数为2－128（-2－1-2－23），最小负数为-2127。

3、虚拟存储器中常用的存储管理方式有____页式虚拟存储_____，_段式虚拟存储_________，_段页式虚拟存储_________。

4．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。

则加法器流水线的时钟周期至少为90ns。

如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为280ns。

5. 系统总线按传输信息的不同分为地址总线、__数据 ____、___控制______三大类。

6. 半导体SRAM靠__触发器_存储信息，半导体DRAM靠_电容___存储信息。

7. 动态RAM的刷新方式通常有_______、________、_______集中 分散 异步三种。

8.CPU能直接访问cache______和主存______，但不能直接访问磁盘和光盘。

二、判断题（判断下列各题的正误。

对的打“√”，错的打“×”。

每题1分，计10分）

1、存储单元是存放一个二进制信息的存贮元。

×

2、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。

×

3、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。

√

4、引入虚拟存储系统的目的是提高存储速度。

×

5、ＤＭＡ方式进行外设与主机交换信息时，不需要向主机发出中断请求。

×

6、CPU以外的设备都称外部设备。

×

7、奇偶校验可以纠正代码中出现的错误。

×

8、用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。

√

9、CPU访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。

×

10、一个更高级的中断请求一定可以中断另一个中断处理程序的执行。

×

四、名词解释（每题2分，共10分）

1、存储程序的工作方式：

将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。

2、高速缓冲存储器：

介于CPU与主存之间，速度较快、容量较小、价格较贵的存储器，引入CACHE的目的是提高存储系统的速度。

3、程序中断的工作方式：

在CPU运行主程序时，接受到非预期的中断请求，CPU暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。

4、系统总线：

连接机器内部各大部件的信息公共通道。

5、微程序：

用于解释机器指令的若干条微指令的有序集合。

6、（磁盘的）数据传输率：

单位时间传送的二进制信息的字节数。

7、DMA方式：

单位时间传送的二进制信息的字节数。

8、随机存取方式：

一定的硬件和一定的软件组成的有机整体。

五、简答题（每小题5分，共30分）

1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？

为什么?

答：

软件与硬件的逻辑功能是等效的，但性能不相同。

2、什么是运算器？

它的主要由哪几个功能部件组成？

答：

运算器是进行算术逻辑运算的部件。

它主要由加法器、通用寄存器、标志寄存器等部件组成。

3、与RAM相比ROM有何特点？

答：

ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。

4、与程序中断控制方式相比DMA控制方式有何特点？

答：

速度快。

响应快、优先级高、处理快、无须现场保护和现场的恢复。

但是应用范围没有程序中断控制方式广。

5、微程序控制的基本思想是：

把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。

一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。

微指令在控制存储器中的存储位置称为微地址。

6、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？

答：

数据格式、地址译码、控制信息的组织和状态信息的反馈。

7、中断接口一般包含哪些基本组成？

简要说明它们的作用。

答：

①地址译码。

选取接口中有关寄存器，也就是选择了I/O设备；

②命令字/状态字寄存器。

供CPU输出控制命令，调回接口与设备的状态信息；

③数据缓存。

提供数据缓冲，实现速度匹配；

④控制逻辑。

如中断控制逻辑、与设备特性相关的控制逻辑等。

8、加快中央处理器与主存之间传输信息的措施有哪些？

六、综合题

1、设X=26/32，Y=--15/32,采用二进制变形补码计算[X+Y]补=?

并讨论计算结果。

解：

设X=26/32，Y=--15/32,采用二进制变形补码计算

[X+Y]补=?

并讨论计算结果。

解:

X=0.11010Y=-0.01111

[X+Y]补=0.010111

无溢出

2、Ｘ＝00110011，Ｙ＝10011110，求Ｘ∧Ｙ＝？

Ｘ∨Ｙ＝？

解:

Ｘ∧Ｙ＝00010010

Ｘ∨Ｙ＝10111111

3、设有一个具有12位地址和4位字长的存储器，问：

（1）该存储器能存储多少字节信息？

（2）如果存储器由1K×1位RAM芯片组成.需要多少片?

（3）需要地址多少位作为芯片选择?

（4）试画出该存储器的结构图。

解：

设有一个具有12位地址和4位字长的存储器，

（1）该存储器能存储2K字节信息。

（2）如果存储器由1K×1位RAM芯片组成.需要16片。

（3）需要地址2位作为芯片选择。

（4）（图略）

4.某机字长16位，内存总容量为256KW，其中ROM占地址范围为00000H~OFFFFH，其余地址空间为RAM。

请用如下存贮芯片为该机设计一个存储器：

（1）ROM、RAM的容量各为多少？

（2）该主存的地址线、数据线各为多少根？

（3）用容量为32K*16的ROM芯片和64K*16的RAM芯片构成该存储器，需要RAM和ROM芯片各几片？

（4）画出存储器结构及其与CPU连接的逻辑框图

解：

（1）ROM64KRAM192K

（2）数据线有16根，地址线有18根。

（3）需ROM2片，需RAM3片。

（4）（图略）

5．什么是CPU？

CPU主要由哪些寄存器级的部件组成？

CPU是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。

IR、PSW、GR、ALU、PC等。

（图略）

6．画出单总线CPU内部框图（寄存器级），拟出加法指令ADDR1，（R2）的读取与执行流程。

源寻址方式采用寄存器间址方式。

解:

计算机组成原理试题

（一）

一、

选择题（共20分，每题1分）

1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。

A．立即数和栈顶；

B．暂存器；

C．栈顶和次栈顶；

D．累加器。

2．______可区分存储单元中存放的是指令还是数据。

A．存储器；

B．运算器；

C．控制器；

D．用户。

3．所谓三总线结构的计算机是指______。

A．地址线、数据线和控制线三组传输线。

B．I/O总线、主存总统和DMA总线三组传输线；

C．I/O总线、主存总线和系统总线三组传输线；

D．设备总线、主存总线和控制总线三组传输线．。

4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。

A．128K；

B．64K；

C．64KB；

D．128KB。

5．主机与设备传送数据时，采用______，主机与设备是串行工作的。

A．程序查询方式；

B．中断方式；

C．DMA方式；

D．通道。

6．在整数定点机中，下述第______种说法是正确的。

A．原码和反码不能表示-1，补码可以表示-1；

B．三种机器数均可表示-1；

C．三种机器数均可表示-1，且三种机器数的表示范围相同；

D．三种机器数均不可表示-1。

7．变址寻址方式中，操作数的有效地址是______。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．以上都不对。

8．向量中断是______。

A．外设提出中断；

B．由硬件形成中断服务程序入口地址；

C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址

D．以上都不对。

9．一个节拍信号的宽度是指______。

A．指令周期；

B．机器周期；

C．时钟周期；

D．存储周期。

10．将微程序存储在EPROM中的控制器是______控制器。

A．静态微程序；

B．毫微程序；

C．动态微程序；

D．微程序。

11．隐指令是指______。

A．操作数隐含在操作码中的指令；

B．在一个机器周期里完成全部操作的指令；

C．指令系统中已有的指令；

D．指令系统中没有的指令。

12．当用一个16位的二进制数表示浮点数时，下列方案中第_____种最好。

A．阶码取4位（含阶符1位），尾数取12位（含数符1位）；

B．阶码取5位（含阶符1位），尾数取11位（含数符1位）；

C．阶码取8位（含阶符1位），尾数取8位（含数符1位）；

D．阶码取6位（含阶符1位），尾数取12位（含数符1位）。

13．DMA方式______。

A．既然能用于高速外围设备的信息传送，也就能代替中断方式；

B．不能取代中断方式；

C．也能向CPU请求中断处理数据传送；

D．内无中断机制。

14．在中断周期中，由______将允许中断触发器置“0”。

A．关中断指令；

B．机器指令；

C．开中断指令；

D．中断隐指令。

15．在单总线结构的CPU中，连接在总线上的多个部件______。

A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；

B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；

C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；

D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。

16．三种集中式总线控制中，______方式对电路故障最敏感。

A．链式查询；

B．计数器定时查询；

C．独立请求；

D．以上都不对。

17．一个16K×8位的存储器，其地址线和数据线的总和是______。

A．48；

B．46；

C．17；

D．22．

18．在间址周期中，______。

A．所有指令的间址操作都是相同的；

B．凡是存储器间接寻址的指令，它们的操作都是相同的；

C．对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；

D．以上都不对。

19．下述说法中______是正确的。

A．EPROM是可改写的，因而也是随机存储器的一种；

B．EPROM是可改写的，但它不能用作为随机存储器用；

C．EPROM只能改写一次，故不能作为随机存储器用；

D．EPROM是可改写的，但它能用作为随机存储器用。

20．打印机的分类方法很多，若按能否打印汉字来区分，可分为______。

A．并行式打印机和串行式打印机；

B．击打式打印机和非击打式打印机；

C．点阵式打印机和活字式打印机；

D．激光打印机和喷墨打印机。

二、填空（共20分，每空1分）

1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：

最大正数为，最小正数为

，最大负数为，最小负数为。

2．指令寻址的基本方式有两种，一种是寻址方式，其指令地址由给出，另一种是寻址方式，其指令地址由给出。

3．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。

则加法器流水线的时钟周期至少为。

如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为。

4．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须。

尾数右移1位，阶码。

5．存储器由m（m＝1，2，4，8…）个模块组成，每个模块有自己的和

寄存器，若存储器采用编址，存储器带宽可增加到原来的________倍。

6．按序写出多重中断的中断服务程序包括、、、

和中断返回几部分。

三、名词解释（共10分，每题2分）

1．微操作命令和微操作

2．快速缓冲存储器

3．基址寻址

4．流水线中的多发技术

5．指令字长

四、计算题（5分）

设机器数字长为8位（含1位符号位），设A＝

，B＝

，计算[A

B]补，并还原成真值。

五、简答题（共20分）

1．异步通信与同步通信的主要区别是什么，说明通信双方如何联络。

（4分）

2．为什么外围设备要通过接口与CPU相连？

接口有哪些功能？

（6分）

六、问答题（共15分）

1．设CPU中各部件及其相互连接关系如下图所示。

图中W是写控制标志，R是读控制标志，R1和R2是暂存器。

（8分）

（1）假设要求在取指周期由ALU完成（PC）+1→PC的操作（即ALU可以对它的一个源操作数完成加1的运算）。

要求以最少的节拍写出取指周期全部微操作命令及节拍安排。

（2）写出指令ADD#α（#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。

2．DMA接口主要由哪些部件组成？

在数据交换过程中它应完成哪些功能？

画出DMA工作过程的流程图（不包括预处理和后处理）

七、设计题（10分）

设CPU共有16根地址线，8根数据线，并用

作访存控制信号（低电平有效），用

作读写控制信号（高电平为读，低电平为写）。

现有下列芯片及各种门电路（门电路自定），如图所示。

画出CPU与存储器的连接图，要求：

（1）存储芯片地址空间分配为：

最大4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，最小16K地址空间为用户程序区；

（2）指出选用的存储芯片类型及数量；

（3）详细画出片选逻辑。

（1）主存地址空间分配：

6000H～67FFH为系统程序区；

6800H～6BFFH为用户程序区。

（2）合理选用上述存储芯片，说明各选几片？

（3）详细画出存储芯片的片选逻辑图。

计算机组成原理试题答案

（一）

一、选择题（共20分，每题1分）

1．C2．C3．B4．B5．A6．B7．C

8．C9．C10．A11．D12．B13．B14．D

15．B16．A17．D18．C19．B20．C

二、填空（共20分，每空1分）

1．A．A．2127（1-2－23）B．2－129C．2－128（-2－1-2－23）D．-2127

2．A．顺序B．程序计数器C．跳跃D．指令本身

3．A．90nsB．280ns

4．A．A．增加B．加1

5．A．地址B．数据C．模mD．m

6．A．保护现场B．开中断C．设备服务D．恢复现场

三、名词解释（共10分，每题2分）

1．微操作命令和微操作

答：

微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。

2．快速缓冲存储器

答：

快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。

只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。

3．基址寻址

答：

基址寻址有效地址等于形式地址加上基址寄存器的内容。

4．流水线中的多发技术

答：

为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。

5．指令字长

答：

指令字长是指机器指令中二进制代码的总位数。

四、（共5分）

计算题答：

[A+B]补＝1.1011110，A+B＝（-17/64）

[A-B]补＝1.1000110，A-B＝（35/64）

五、简答题（共20分）

1．（4分）答：

同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。

后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。

不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。

其中全互锁通信可靠性最高。

2．（6分，每写出一种给1分，最多6分）

答：

外围设备要通过接口与CPU相连的原因主要有：

（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。

（2）I/O设备种类繁多，速度不一，与CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。

（3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。

（4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。

（5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。

（6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。

可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。

4．（5分）答：

（1）根据IR和MDR均为16位，且采用单字长指令，得出指令字长16位。

根据105种操作，取操作码7位。

因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器，因此取2位寻址特征，能反映四种寻址方式。

最后得指令格式为：

7

2

7

OP

M

AD

其中OP操作码，可完成105种操作；

M寻址特征，可反映四种寻址方式；

AD形式地址。

这种格式指令可直接寻址27=128，一次间址的寻址范围是216=65536。

（2）双字长指令格式如下：

7

2

7

OP

M

AD1

AD2

其中OP、M的含义同上；

AD1∥AD2为23位形式地址。

这种格式指令可直接寻址的范围为223=8M。

（3）容量为8MB的存储器，MDR为16位，即对应4M×16位的存储器。

可采用双字长指令，直接访问4M存储空间，此时MAR取22位；也可采用单字长指令，但RX和RB取22位，用变址或基址寻址访问4M存储空间。

六、（共15分）问答题

1．（8分）答：

（1）由于（PC）+1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到（PC）+1，结果送至与ALU输出端相连的R2，然后再送至PC。

此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：

T0PC→MAR，1→R

T1M（MAR）→MDR，（PC）+1→R2

T2MDR→IR，OP（IR）→微操作命令形成部件

T3R2→PC

（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：

T0A