21实验仪器的使用及门电路逻辑功能的测试Word下载.docx
《21实验仪器的使用及门电路逻辑功能的测试Word下载.docx》由会员分享,可在线阅读,更多相关《21实验仪器的使用及门电路逻辑功能的测试Word下载.docx(55页珍藏版)》请在冰豆网上搜索。
√自动扫描(AUTO)——无输入也可显示扫描光迹。
一旦有输入信号时,电路自动转为触发扫描状态,调节触发电平得到稳定波形。
适于观察50Hz以上的信号。
常态(NORM)——无输入信号时,无光迹。
有输入信号时,调节触发电平使电路触发扫描。
适于观察50Hz以下的信号。
(2)与波形稳定有关的控制开关
①触发源:
√CH1通道信号、√CH2通道信号、电源、外接信号4种
CPQ
f(1/2)f
CH1CH2――触发源
双踪显示时适于作触发源的条件是:
(1)周期长者;
(2)时间导前者;
(3)波形边沿陡峭、幅值较大、波数少者。
BS601选择内触发“INT”。
②触发信号耦合方式:
选“AC”。
③触发电平:
调节触发点以稳定波形。
(3)垂直通道控制
①衰减开关:
调节波形的Y向显示幅值,读数时微调旋纽顺时针至底。
②输入信号耦合方式:
显示时基线——GND;
显示信号波形——DC。
③Y位移:
调节波形于Y方向的位置。
④显示方式:
按“CH1”——CH1通道波形;
按“CH2”——CH2通道波形,其中:
“CH2反相”——CH2的信号被反相,抬起信号正常。
同按“CH1”与“CH2”——显示双踪波形,其中
“交替(ALT)”——高频双踪;
“断续”(CHOP)”——低频双踪。
BS601直接为双踪显示按键。
(4)水平通道控制
①扫描时间:
调节波形的X向疏密程度,读数时微调旋纽顺时针至底。
②水平扩展:
波形在X向显示幅值×
5。
③X位移:
调节波形于X方向的位置。
(5)校正信号:
1kHz,0.5VP-P方波,用于标定时间、电压刻度值,或检查示
波器的工作是否正常。
(6)高频探头探头有1∶1√和10∶1两种衰减档可以调节。
(1)开机前将亮度旋纽逆时针至较小处,使用中亮度不要太亮,且避免
长时间显示单一光点。
(2)输入端子禁止接220V高压。
(3)面板开关操作时,不要用力过猛。
3.数字万用表
(1)严禁表笔插电流孔时去测非电流信号。
实验不测电流,表笔始
终插电压/欧姆孔。
(2)不用后关闭电源。
六、数字电路实验方法
图示展示了电路实验系统的构成及各部分间的关系。
图3电路实验系统的构成
2.2TTL与非门应用
一、实验目的
(1)进一步掌握门电路逻辑功能的测试。
(2)熟悉用与非门构成其它逻辑门电路的方法。
数字实验箱、万用表。
74LS00若干
三、实验内容
任务1,2必做,任务3选做。
1.用与非门组成非门、与门、或门、或非门、异或门
2.用与非门组成半加器
3.用与非门组成全加器
四、思考题
:
见教材。
用或非门实现非门、或门、与门、与非门。
要求写出表达式,画出逻辑原理图。
五、实验原理
1.门电路多余端的处理
对于TTL电路,多余输入端悬空可等效为高电平。
但因悬空端易受干扰
影响,所以在实际应用时应进行处理。
Y
2.与非门应用
①
最简与或式
②
→与非—与非
③逻辑原理图
④实验图(原理图上标注型号、管脚编号(包括电源与地脚)
实例1:
U:
74LS00(电源14脚,地7脚)
实例:
异或门电路方案比较:
①Y=A
+
B
——需5个与非门,两片74LS00实现;
3Y=A
+B
=
——需4个与非门,一片74LS00实现。
2.4组合电路的设计
(1)掌握组合电路逻辑功能的设计方法。
(2)观察组合电路的竞争冒险现象,探讨解决方法。
数字实验箱、万用表、示波器。
自定。
三、实验内容
任务1、3必做,任务4选做。
1.设计一个ABC三人表决电路。
表决原则:
少数服从多数,但A具有一票否决权,用与非门实现。
3.设计一把数字保密锁。
锁上有A、B、C三个按键,此外还有一个开锁总控制开关F。
当F=0时,按键不起作用;
当F=1时,锁处于开启状态。
开启状态下只有同时按下B、C键时锁才可打开,按错则报警。
电路器件自定。
4.竞争冒险现象的观察与消除。
是否所有的竞争冒险现象都会影响电路的正常工作?
试举例说明。
五、实验原理
某电子锁有A、B、C三键控制,只有同时按下3键锁才开,否则发出报警信号,要求用与非门实现。
设计步骤:
(1)确定输入、输出变量及变量赋值0锁不开
0键开开锁信号Y1锁开
输入:
三键状态A、B、C输出0不报警
1键合报警信号Z1报警
(2)真值表
(3)最简函数式
,
→化简或合并“0”得
或逻辑
归纳得
(4)逻辑图与实验图
2.5编码器
(1)熟悉编码器的工作原理及逻辑功能。
(2)掌握编码器的设计方法及应用。
二、实验仪器与器件
1.4线-2线普通编码器
根据表1设计。
要求写出设计过程,画出实验图,实验验证。
表1
输入
输出
I0
I1
I2
I3
Y1
Y0
1
其它取值禁止出现
X
2.8线-3线优先编码器
根据表2设计。
要求同任务1。
表2
×
3.编码器应用
用任务2完成的8线-3线优先编码器设计一个病房优先呼叫器。
每一个病房有一个按键,当1#键按下时,1#灯亮,且其它按键不起作用;
当1#键没按下时,2#键按下,2#灯亮,且不响应3#键;
只有1#、2#键均没按下,3#键按下,3#灯亮。
要求画出实验电路图(允许添加门电路),实验验证。
图14线-2线普通编码器逻辑符号
四.思考题
(1)假设某一编码器不具有优先级别,那末它对输入信号有何要求?
对不同事件编制不同的二进制代码的器件称编码器。
图1为线-2线普通编码器的逻辑符号。
注意:
普通编码器限定某时刻只允许一个输入申请有效,故表中输入的取值组合均不允许出现。
图2为8线-3线优先编码器的逻辑符号。
其与普通编码器的区别在于多个输入申请可同时有效,但电路只对优先级别高的申请有效。
如当
=0时,此时无论其它输入端有无申请,电路只对
编码,即
=000;
而若使
的申请有效,则必须满足比其优先级别高的输入端无编码申请。
利用
与
信号可实现多个电路的级连,扩展输入端数。
工作状态及编码见表.2。
输入状态指示端
=0无申请
=0有申请
2.6译码器及数码显示
(1)熟悉译码器的种类及逻辑功能。
(2)了解数码管显示的原理及其使用方法。
74LS139一片,BS211一个,三极管3DG6两个,门电路、电阻若干。
任务1、2、3
(1)~(3)。
1.测试74LS139的逻辑功能
2.将74LS139扩展成3线-8线译码器
3.显示器译码电路设计:
代码为001时,显示“一”,代码为010时,显示
“二”,代码为011时,显示“三”。
(1)、(3)
(1)集成电路的各控制端能否悬空?
为什么?
(3)用于驱动共阳极数码管的译码驱动器,它的输出是高电平有效,还是低
电平有效?
驱动共阴极的呢?
译码输出端
低电平有效
1.74LS139逻辑符号的意义及逻辑功能功能表
A1A0
×
1111
00
0111
01
1011
10
1101
11
1110
输出逻辑表达式:
…,
――称最小项译码器。
2.译码器的扩展:
3线-8线译码器→4线-16线译码器
(1)
A3A2A1A0
图2(b)逻辑图
4线-16线
译码器逻辑符号
图2(a)框图
(2)电路结构
3.用译码器设计组合电路
(1)实现原理
①组合电路函数由最小项构成:
4译码器输出最小项:
5译码器输出管脚组合→组合电路函数
(2)实例:
用3线-8线译码器实现3变量函数。
Y=A
C+
B
,令A2=A,A1=B,A0=C,则Y=m2+m5=
→实验图
4.数码管及等效电路
(1)共阳极数码管的结构及等效电路
(2)数码管的工作参数
V+=
+Vcc
ab…gDp
(b)等效电路
(b)
每个笔段工作电流约10mA,工作压降约2.4V。
+
2.4V
-
5.数码管驱动电路
VI=3.6V→T饱和,VCE≈0→Rc=(5-2.4)/Ic=0.43KΩ
IB>Ic/β=0.06mA,RB<(3.7-0.7)/IB=50KΩ
6.数码显示器的设计
(1)根据驱动电路,确定控制数码管逻辑电平;
(2)用3线-8线译码器设计显示器译码电路;
(3)确定驱动电路的各阻值。
2.7数据选择器
(1)熟悉数据选择器的工作原理和逻辑功能。
(2)了解数据选择器的应用。
74LS153一片,门电路若干。
任务1~3。
1.测试并验证74LS153的逻辑功能
2.将74LS153扩展成8选1数据选择器
3.用8选1数据选择器实现可控式运算电路:
当M=0时,输出Y=ABC;
当M=1时,输出Y=A+B+C。
如何将任务2的8选1数据选择器设计为具有选通控制端功能的器件?
画出逻辑图。
1.74LS153逻辑符号的意义及逻辑功能
片选端
功能表
选通
输入
D0
01
D1
D2
11
D3
等效:
双刀4位开关
2.数据选择器的扩展:
8选1数据选择器→16选1数据选择器。
(1)16选1数据选择器逻辑符号设计
(2)扩展图
≥1
…
3.用数据选择器设计组合电路
(1)构成原理
如用4选1数据选择器,当
=0时,输出Y的表达式为:
Y=[D0(
)+D1(
A0)+D2(A1
)+D3(A1A0)],若设:
A1、A0——2个输入变量
D0~D3——第三个输入变量的适当形式:
原、反变量,0,1
Y为3变量组合逻辑函数
同理用8选1数据选择器可实现4变量组合逻辑函数。
(2)实例
用4选1数据选择器实现Y函数步骤:
Z=A
B→
,
令A1=A,A0=B,D0=D3=0,D1=D2=1
则Y=Z
Z
A
B
1
图4组合电路
2.8RS触发器与D触发器
(1)掌握RS触发器与D触发器的逻辑功能和测试方法。
(2)熟悉RS触发器与D触发器的基本应用。
数字实验箱,双踪示波器。
74LS00、74LS74各一片,电阻3kΩ两个,微动开关一只。
任务1、2、4、5。
1.测试基本RS触发器的逻辑功能
2.单脉冲发生器
4.测试74LS74(双D触发器)的逻辑功能
5.用74LS74设计二分频与四分频电路
(1)、
(2)
(1)用与非门构成的基本RS触发器的约束条件是什么?
如果改用或非门构成基本RS触发器,其约束条件又是什么?
(2)机械开关能否用来做单脉冲开关?
为什么?
特性表
Qn+1
Qn
1*
1.基本RS触发器电路结构及逻辑功能
触发器输出
2.用消除机械开关抖动电路(单脉冲开关)
RS
Q重复置1重复置0
与保持与保持
图2(b)波形图
3.边沿D触发器逻辑符号的意义及逻辑功能
异步置1端
功能表
CP
D
4.分频电路
2分频:
D触发器→T’触发器
Qn+1=Qn
∴D=Qn——驱动方程
∵D触发器特性方程:
Qn+1=D
T’触发器特性方程:
CP(f)
Q(1/2)f
图.4(b)波形图
D1D
CPCI
Q
图4(a)分频器
5.强调
(1)器件的控制输入端应严格按照其逻辑要求接入电平,决不允许悬空处理。
(2)CP单脉冲必需由无抖动的单脉冲开关提供。
2.9JK触发器
(1)掌握JK触发器的逻辑功能和测试方法。
(2)了解触发器逻辑功能的转换。
74LS00、74LS112(或74LS73)各一片、按钮、电阻若干。
任务1~3
1.测试74LS112(或74LS73)触发器的逻辑功能
2.触发器逻辑功能的转换
3.计数电路分析
4.简易2人抢答器:
(1)每位参赛者控制一个抢答按钮,按动按钮发出抢答信号;
(2)竞赛开始后,先按动按钮者抢答成功,对应发光二极管指示,并使对方的按钮不作用;
(3)竞赛主持人另有一个复位按钮,用于将电路复位。
要求设计并画出实验图,实验验证。
如何将D触发器转换为JK触发器和T、T′触发器?
请画出逻辑原理图。
CP
J
K
Qn(保持)
0(置0)
1(置1)
Qn(翻转)
1.JK触发器逻辑符号的意义及逻辑功能功能表
J1JRQ
CPCI
K1KS
图1逻辑符号
已有触发器的特性方程=待求触发器的特性方程→转换方程→实验图
D触发器→JK触发器
转换电路
D触发器特性方程(Qn+1=D)
=JK触发器特性方程(Qn+1=JQn+KQn)
∴D=JQn+KQn
2.11移位寄存型计数器
(1)掌握移位寄存型计数器的组成、工作特点。
(2)分析并解决时序电路的自启动问题。
数字实验箱、示波器。
三、实验内容
任务1
(1)~(3),任务2
(1)~(3)。
1.由D触发器构成4位环形计数器(用预置初态法实现自启动)
2.由D触发器构成4位扭环形计数器(用自启动设计法实现自启动)
四、思考题
时序电路自启动的作用是什么?
是否可以用人工预置的方法代替自启动功能?
1.由D触发器构成3位环形计数器
(1)原理图
图1由D触发器构成的3位环形计数器原理图
Q1
Q2
Q3
2
3
状态转换表
(2)状态转换表
3进制计数器
进制数=触发器个数
根据D触发器特性方程:
Q1n+1=D1=Q3n
Q2n+1=D2=Q1n
Q3n+1=D3=Q2n
(3)状态转换图
100→010
001
图2(a)有效循环
2.自启动设计Q1n+1Q2n+1Q3n+1
(1)电路次态Q1n+1Q2n+1Q3n+1的卡诺图
Q2nQ3n
Q1n
00
01
11
10
0
100
001
010
Q2n+1的卡诺图
(0)
(1)
Q3n+1的卡诺图
(2)无效状态进入有效循环状态的入口设计
为使电路最简,仍设:
Q2n+1=D2=Q1n→画圈,确定取1的任意项。
Q3n+1=D3=Q2n→画圈,确定取1的任意项。
按自启动确定Q1n+1函数。
(1)00
(0)01
(0)10
(0)11
Q1n+1=Q1nQ2n=Q1n+Q2n=D1
3.由D触发器构成3位扭环形计数器
(1)逻辑图
图3由D触发器构成的3位扭环形计数器原理图
(2)状态转换图
010→101
图4(b)无效循环
进制数=2×
触发器个数=6
RD
(3)用预置初态法实现自启动
2.10集成计数器及应用
(1)掌握MSI计数器的逻辑功能及应用。
(2)熟悉用MSI计数器获得任意进制计数器的方法。
数字实验箱。
74LS161(或74LS160)两片,门电路、译码器、发光二极管、电阻若干。
任务1~4
1.测试74LS161(或74LS160)的逻辑功能
2.测试计数器的进制数
3.设计一个20制计数器,两片之间为10进制关系
4.设计一个彩灯循环闪烁控制电路
(1)从功能、动作特点上说明控制端
、
有何差别?
(2)画出用2片同步十进制计数器74LS160实现60进制计数的逻辑图,2片之间要求为十进制关系。
1.74LS161(或74LS160)逻辑符号的意义及逻辑功能
计数值输出进位输出
Q3Q2Q1Q0C
工作方式控制端
ETLD同步置数端
EP74LS161
RD异步复位端
EPET
工作状态
置零
↑
置数
计数
保持
(但C=0)
提示:
单步测试时,CP单脉冲由单脉冲开关提供。
数据开关具有抖动性。
2.用MSI计数器获得任意进制计数器
LD=0
74LS160→5进制计数器
(1)状态转换图
(2)构成
&
实例2:
2×
74LS161→30进制计数器,两片间为10进制关系:
30=10×
2片计满值=9×
1+2×
10=29,逢3