通信原理课程教案 实验二 锁相环电路实验文档格式.docx
《通信原理课程教案 实验二 锁相环电路实验文档格式.docx》由会员分享,可在线阅读,更多相关《通信原理课程教案 实验二 锁相环电路实验文档格式.docx(12页珍藏版)》请在冰豆网上搜索。
第3引脚(PDI2):
相位比较器输入信号,通常PD来自VCO的参考信号。
第4引脚(VCOO):
压控振荡器的输出信号。
第5引脚(INH):
控制信号输入,若INH为低电平,则允许VCO工作
源极跟随器输出:
若INH为高电平,则相反,电路将处于功耗状态。
第6引脚(CI):
与第7引脚之间接一电容,以控制VCO的振荡频率。
第7引脚(CI):
与第6引脚之间接一电容,以控制VCO的振荡频率。
第8引脚(GND):
接地。
第9引脚(VCOI):
压控振荡器的输入信号。
第10引脚(SFO):
源极跟随器输出。
第11引脚(R1):
外接电阻至地,分别控制VCO最高和最低振荡频率。
第12引脚(R2):
第13引脚(PDO2):
相位比较器输出的三态相位差信号,它采用PDI1、P
上升沿控制逻辑。
第14引脚(PDI1):
相位比较器输入信号,PDI1输入允许将0.1V左右的小
信号或方波信号在内部放大并再经过整形电路后,输出至相位比较器。
第15引脚(VI):
内部独立的齐纳稳压二极管负极,其稳压值V≈5~
8V,若与TTL电路匹配时,可以用来作为辅助电源用。
第16引脚(VDD):
正电源,通常选+5V,或+10V,+15V。
2.VCO压控振荡器
所谓压控振荡器就是----振荡频率受输入电压控制的振荡器。
4046锁相环的VCO是一个线性度很高的多谐振荡器,它能产生很好的对称方波输出。
电源电压可工作在3V~18V之间。
本电路取+5V电源。
它利用由门电路组成的RS触
图9-34046锁相环逻辑框图
发器控制一对开关管轮番地向定时电容C1正向充电和反向充电,从而形成自激振荡,振荡频率与充电电流成正比。
与C1的容量成反比,振荡频率不仅与定时电容C1、外加控制电压Ui有关而且还与电源电压有关,与外接电阻R1、R2的比值也有关。
3.锁相式数字频率合成器工作原理
从图9-2可见,U402(MC14522)、U403(MC14522)、U404(MC14522)为三级可预置分频器,全部采用可预置BCD码同步1/N计数器MC14522,可由4位小型拨动开关选择。
U402、U403、U404分别对应着总频比N的百位、十位、个位分频器,U402、U403、U404的输入端可分别由SW401、SW402、SW403置入分频比的百位数、十位数、个位数,以8421BCD码形式输入,
使用时按所需分频比N预置好SW401、SW402、SW403的输入数据,f0=N·
fR,,3位程序分频器MC14522的数据输入端P0~P3分别接有510KΩ的下拉电阻,当SW401、SW402、SW403没有对该系统单元数据输入时,即开路状态时,此时下拉电阻把数据输入端置为“0”电平;
当SW401、SW402、SW403工作时,则有相应的“1”电平输入到数据输入端,使之置于“1”电平状态,以便程序分频器进行处理。
在图9-2电路图中,当程序分频器的分频比N置成1,也就是把SW401、SW402向下拨(00000000)均断开,SW403置成“0001”状态。
这时,该电路就是一个基本锁相环电路。
就是当N=1时,分频器相当于一根短路线,直接将VCO压控振荡器输出接到了相位比较器的输入端,这时理论上F0=FV。
当三级程序分频器的N值可由外部输入进行编程控制时,该电路就是一个锁相式数字频率合成器电路。
输入频率转换开关K401进行选择,当K401的2与3相连接,则把来自实验一(AMI/HDB)编译码实验)的时钟信号发生器1KHz方波信号输入到该14引脚;
若K401的2与1相连接,则必须用外接信号源所产生的1KHz方波信号,通过输入信号插座S103引入。
当锁相环锁定后,可得到:
fR=fVfv:
VCO反馈频率,其中:
fV=f0/N,代入得:
fR=f0/N
移项得:
f0=N·
fR
由此可知,当fR固定不变时,改变三级程序分频器的分频比N,VCO的振荡输出频率(也就是频率合成器的输出频率)f0也得到相应的改变。
这样,只要输入一个固定信号频率fR,即可得到一系列所需要的频率,其频率间隔等于fR,这里为1KHz。
选择不同的fR,可以获得不同fR的频率间隔。
在用实验一信号发生器产生的时钟信号频率时,其准确频率1.024KHz,而不是1KHz。
因而经过三级程序分频器与锁相实验后,VCO压控振荡器的输出频率也应当是1.024KHz的N位数。
从上可知:
电路设置成《基本锁相环电路》的条件是:
SW1SW2SW3状态为:
000000000001Sw4状态为:
00010000这时分频比N=1
三、实验内容
(一)基本锁相环实验
1.观察锁相环路的同步过程;
2.观察锁相环路的跟踪过程;
3.观察锁相环路的捕捉过程;
4.测试环路的同步带与捕捉带,并计算它们的带宽。
(二)锁相式数字频率合成器实验
1.在程序分频器的分频比N=1、10、100三种情况下:
(1)测量输入参考信号的波形;
(2)测量频率合成器输出信号的波形。
2.测量并观察最小分频比与最大分频比。
四、实验步骤及使用仪器
使用仪器:
信号发生器2台(1台产生信号、1台作频率计用)、示波
台、试验箱
1.观察环路的同步过程
锁相环在锁定状态下,如果输入信号参考频率fR保持不变,而VCO的振荡频率f0发生飘移导致fV≠fR时,则在环路的反馈控制作用下,使f0恢复仍然保持fv=fR的状态,这种过程叫做同步过程。
(1)、实验方法:
将图9-2电路图中SW401、SW402、SW403设置为001状态,此时分频比为N=1。
即将程序分频器的分频比设置为1(预置为001状态)。
实验电路的锁相环即成为基本锁相环。
其:
fV=f0/N=f0/1=f0
(3)、以外接信号源作参考信号(加入方波信号源。
接通K401的2、3)。
令信号源输出一个参考频率为50KHz、电平为TTL的参考信号加于S103(相位比较器的fR端)。
在TP402处测量fV,我们可看到,这时fV经过环路的反馈控制,将偏离前项测出的f0的参考值而趋向于fR,直至fV也等于外接信号源的参考频率值50KHz。
这就是同步过程,基本锁相环被外加信号源锁定在fR的频率上。
2.观察环路的跟踪过程
锁相环进入锁定状态后,如果fV(现等于VCO的振荡频率f0)不变,输入参考频率发生飘移,则在环路的反馈控制作用下,使f0跟随着fR的变化而变化,以保持fV=fR的环路锁定状态。
这种过程叫做跟踪过程。
实验方法:
在上面实验的基础上将外加信号源的频率(参考频率fR)逐次改变(模拟fR产生的飘移),每改变一次fR(在TP402处测量fV)观察一次fV的数值,可以看到,fV跟踪fR的变化fV=fR的状态
3、观察环路的捕捉过程
锁相环在初始失锁状态下,通过环路反馈控制作用,使VCO的振荡频率f0调整fV=fR的锁定状态,这个过程称为捕捉过程。
电路连接同前项,TP402处接频率计,测量fV的数值,实验开始时将信号源频率(fR)远离VCO的中心振荡频率(如令fR高于1.5MHz或远低于1KH)使环路处于失锁状态,即fV≠fR,然后将fR从高端缓慢地降低(或从低端缓慢地升高),当降低(或升高)到一定数值,频率计显示fV等于fR时即fR捕捉到了fV环路进入锁定状态。
4、测试环路的同步带与捕捉带
测试点:
TP401(FR)输入频率TP402(FV)反馈频率)
电路连接同前项,令信号源频率(fR)等于56KHz。
这时环路应处于锁定状态(fV=fR)。
(1)慢慢增加信号源的频率,直至环路失锁(fV≠fR)。
此时信号源的输出频率就是同步带的最高频率。
(2)慢慢减小信号源的频率,直到环路锁定,此时信号源的输出频率就是捕捉带的最高频率。
(3)继续慢慢减小信号源的频率,直至环路失锁,此时信号源的输出频率就是同步带的最低频率。
(4)慢慢增加信号源的频率,直至环路锁定,此时信号源的输出频率就是捕捉带的最低频率。
1.测量UR的频率和波形。
用示波器频率计在TP401上测量,应为f=1KHz,高电平=3.4V,低电平=0V。
2.测量UV的频率和波形(在TP402)
正常工作时UV的波形应与UR同频同相,但UV的占空比与程序分频器的分频比N有关。
若N=1时(K402接2-3脚),与UR的波形相同;
N≠1时(K402接2-3脚),UV波形的占空比小于50%。
3.检查最小分频比与最大分频比。
将SW403、SW402都置于0位,SW401从置入十进制数9开始,逐渐减置数值,当输出频率不符合f0=NfR的关系时,表示fR已不能锁定VCO的频率。
频率合成器已不能正常工作。
则能满足f0=N·
fR关系式的最小的分频比值,即为该合成器的最小分频比。
同理,增大N的数值能够满足f=N·
fR关系式的最大的分频比值,即为该合成器的最大分频比。
本合成器分频比的范围满足1~999。
五、测量点说明
TP401:
VCO输入参考信号,即相位比较器输入信号,它由开关K401进行选择:
K4012-3:
外加方波信号TTL电平由S103输入端输入;
K4011-2:
由CPLD内时钟信号电路送入1KHz的方波信号作为VCO的输入参考信号输入。
TP402:
相位比较器输入信号,通常PD为来自VCO的反馈信号FV
TP403:
VCO压控振荡器的输出信号F0
开关设置:
K401:
内外时钟选择2—3:
:
外时钟选择;
1—2:
内时钟选择。
K402:
鉴相器控制。
2-3:
鉴相器输出的占空比为1。
1-2:
鉴相器输出的占空比不为1
六、实验报告要求
画出电路框图及电原理图,根据实验内容,画出相应的波形,并作分析。
七、实测各项波形:
(一)、基本锁相环部分
锁相环路的同步带与捕捉带实验波形
1、使用仪器:
信号发生器、示波台、试验箱各一台
2、跳线开关设置:
K4011-3(外加参考信号源)
K4022-3(鉴相器输出的占空比为1)
SW1、SW2、SW3、0000、0000、0001、三级分频器设置为N=1,环路为基本锁相环,TP402反馈信号与TP403压控振荡器的输出信号相同
SW400010010设置为:
4007,为的是在初始状态下,外加参考信号与压控振荡器的输出信号的占空比相同,便于观测环路的同步带的最高同步频率等
3、测试点:
示波器二个输入端分别接在TP4O1上(输入的参考信号)和TP402(反馈信号)或TP403(锁相环输出信号)上
4、信号发生器输出接到S103上,锁相环初始时:
F=56KHZ,V=3.4V
5、实测各点波形:
(1)、信号源输出的同步带最高频率f同。
MAX
(2)、信号源输出的同步带最低频率f同MIN
(3)、信号源输出的捕捉带最高频率f捕MAX
(4)、信号源输出的捕捉带最低频率f捕MIN
(5)、求出同步带与捕捉带的带宽
将锁相环初始状态调到同步的锁定状态下:
信号源输出频率调到56KHZ,电压幅度到3.4V,这时环路呈锁定状
这时fR=fv=56khz(fR:
输入的参考频率fv:
输出频率)
上图:
TP401fR输入参考信号(环路在锁定初始状态下的波形图)
下图:
TP403f0VCO压控振荡器的输出信号(以下上、下图关系相同)
1、信号源输出的同步带最高频率f同MAX
在上面的状态下,慢慢增加信号源的频率,这时,随着输入参考信号频率的增加,压控振荡器的输出信号的频率也在同步的增加,直至环路失锁(fV≠fR)。
当升到936KHZ时环路失锁,这时的信号频率就是同步带最高同步频率即:
f同MAX=936KHZ
同步带最高频率f同MAX环路在失锁状态
2、实测信号源输出的捕捉带最高频率
在上面环路失锁状态下,慢慢减小信号源的频率,直到环路锁定。
当减少到468KHZ时环路锁定,这时的信号频率就是捕捉带最高频率,即:
f捕MAX=468KHZ
捕捉带最高频率f捕MAX环路在锁定状态
3、实测信号源输出的同步带最低频率f同MIN
在上面环路锁定状态下,慢慢减小信号源的频率,直到环路失锁。
当减少到55KHZ时环路失锁,这时的信号频率就是同步带最低频率,即:
f同MIN=55KHZ
同步带最低频率f同MIN环路在失锁状态
4、实测信号源输出的捕捉带最低频率f捕MIN
在上面环路失锁状态下,慢慢增加信号源的频率,直到环路锁定。
当增加到56KHZ时环路锁定,这时的信号频率就是捕捉带最高频率,即:
f捕MIN=56KHZ
捕捉带最低频率f捕MIN环路在锁定状态
由上面可求出
1、锁相环路的同步带宽带宽为:
881KHZ=936KHZ-55KHZ2、锁相环路的捕捉带宽带宽为:
409KHZ=465KHZ-56KHZ