电子系统中噪声抑制技术的研究教材Word格式.docx
《电子系统中噪声抑制技术的研究教材Word格式.docx》由会员分享，可在线阅读，更多相关《电子系统中噪声抑制技术的研究教材Word格式.docx（15页珍藏版）》请在冰豆网上搜索。
布局；
布线
第一章数字系统中的噪声分析
一个数字系统也是一个射频系统，由于传输线寄生电容的存在和数字电路高度的开关特性，就会在线路中产生不可忽视的噪声。
同时接地，电源和导线上都会产生噪声电压。
我们做如下的假设：
数字电路的工作电压一般为5V，工作电流为几毫安。
假设逻辑门电路开状态时电压为5mA，关状态为1mA，电流转换的速度为1us，电源线电感为1000nH。
根据电感电压的计算公式
V=Ldi/dt（式1）
则电源线上产生的噪声电压为4V。
而电路中有很多个门电路，其产生的噪声电压对电路的影响简直是致命的危害。
数字系统的噪声主要有传导噪声和辐射噪声，其中传导噪声包括电源噪声，地噪声，传输线反射噪声；
辐射噪声主要是串扰。
而最主要的是电源噪声和地噪声。
1.1电源噪声
图为一个典型的逻辑门电路，输出级为一个图腾柱电路，将以次电路为例简单的阐述电源噪声：
当电路从高电平变为低电平时，将从电源获得一个很大的顺势电流，此电流通过电源和接地导线的电感，根据（式1）在电源产生一个很大的瞬时电压降。
1.2地噪声
图为一个地噪声的示意图：
当门电路1从高电平跳到低电平时，在高电平状态，门电路1和2之间的电容被充电至电源电压值，当跳到低电平时电容放电，在接地系统中产生一个很大的瞬时电流。
由于寄生电感的存在，根据（式1）将在接地端子上产生一个很大的瞬态电压。
该电压将会耦合到门电路4的输入端，如果4的输入端原来为低电平，则产生的干扰瞬时高电平将会使门电路4的状态发生翻转。
1.3传输线反射噪声
反射就是在传输线上的回波。
信号功率（电压和电流）的一部分传输到线上并达到负载处，但是有一部分被反射了。
源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。
如果负载阻抗小于源阻抗，反射电压为负；
反之，如果负载阻抗大于源阻抗，反射电压为正。
如果源端与负载端具有相同的阻抗反射就不会发生了。
布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续接线，直角和锐角等因素均会导致此类反射。
1.4数字电路的辐射
数字电路的辐射按其方式可以分成差模辐射和共模辐射。
差模辐射是由于电流流过电路中的导线环路造成的，如下图所示。
差模辐射用小环天线产生的辐射来模拟时，设电流为
，面积为
的小环，在自由空间为
的远场，测得的电场为：
（式1）
其中
——电场
——频率
——面积
——电流
——距离
——测量天线与辐射平面的夹角
式1适用于放置在自由空间且表面无反射的小环，通讯产品在进行测试时并非处于自由空间，而是在地面上进行的，附加的地面反射会使测得的辐射增加6dB。
因此，考虑到这一因素，式1必须乘上系数2。
如果对地面反射作出修正并假设为最大辐射方向，则式1可改写为：
（式2）
由式2可以看出，差模辐射与环路电流和环面积成正比，与电流频率的平方成正比。
共模辐射是由于电路中存在不希望的电压降造成的，此电压降使系统中某些部分处于高电位的共模电压，当外部电缆与系统连接时，外部电缆在共模电压的作用下被激励，形成辐射电场的天线，如下图所示。
对于接地平面上长度为
的短单极天线来说，在远场
处测量的电场强度幅值为：
（式3）
式中
——电缆中的共模电流
——天线长度
——测试距离
如果发射在最大方向上
，则式3可写为：
（式4）
式4表明辐射与频率、天线长度及流经天线的共模电流的幅度成正比。
1.5串扰
是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。
容性耦合引发耦合电流，是由于干扰源上的电压变化在被干扰对象上产生感应电流从而导致的电磁干扰；
而感性耦合引发耦合电压，是由于干扰源上的电流变化产生的磁场在被干扰对象的产生感应电压而导致的电磁干扰。
串扰可能是数据进行高速传输中最重要的一个影响因素了。
它是一个信号对另外一个信号耦合所产生的一种不受欢迎的能量值。
根据麦克斯韦定律，只要有电流的存在，就会有磁场存在，磁场之间的干扰就是串扰的来源。
1.5.1电流流向对串扰的影响
有两种情况：
分别是干扰源的电流流向与被干扰对象的电流流向相同和相反。
通过实验可以发现：
在这两种情况下，相同的干扰源造成的串扰不同，往往电流流向相反造成的串扰要大于电流流向相同造成的串扰。
1.5.2两线间距P和平行长度L对串扰的影响
两线间距和平行长度不同对串扰的影响不同，通过三组对比试验：
信号频率相同时，分别改变两线之间距离P和平行长度L。
结果发现：
两线间距越大，串扰强度越小；
两线平行长度越长，串扰强度越大。
1.5.3干扰源信号频率和上升时间对串扰强度的影响
通过几组实验，当其他条件都相同，改变干扰源信号频率的大小，我们发现：
总体上当干扰信号的频率增加时，串扰的强度也变大。
但严格来讲并不是干扰信号的频率越大，串扰强度越大。
因为还有一项重大的因素就是干扰源线网中驱动电源的上升的时间。
同过研究发现，上升时间越短，串扰强度也就越大。
1.5.4地平面对串扰的影响
同样通过几组对比试验，我们发现：
传输线与地面之间的距离对串扰强度有很大的影响。
传输线与地面的距离变大时，串扰的强度就会变大。
从根本上讲是因为传输线与地面之间的距离变化导致了传输线与地面之间介质层厚度的变化。
介质厚度变大时，串扰强度也会相应的变大，相反，介质厚度变小时，串扰强度也会变小。
第二章数字电路中噪声的抑制方法
2.1地噪声的抑制
瞬态地电流是系统内部噪声电压和传导与辐射问题的主要来源，为了尽量减小瞬态地电流所产生的噪声，接地阻抗必须要小。
为了能使地电路阻抗最小，接地电感大小必须减小至少一个数量级。
2.1.1电感的最小化
通过对电感的大小与电路物理特性之间的关系的研究分析，我们发现：
电感的大小与导线的长度成正比；
电感与导线直径的对数或扁平导线的宽度成反比。
对于单个圆柱型导线，如果位于电流回流路径正上方，电感的大小为：
若要扁平导线与圆柱形导线有相同的电感，那么宽w和直径d满足：
w=1.57d。
这说明，如果扁平导线与圆柱形导线截面积相同，则他们的电感量相同；
对上述现象的分析，减小接地导线的长度和增大接地导线的截面积都是我们可以利用的减小接地电感的方法。
但事实上，大型系统中有些导线是必须要很长，减小导线实现起来很难。
而通过增大截面积来减小电感也很难实现，高集成密度的电路导线必须要细，导线的直径或宽度增加一倍，导线的电感量才仅仅减少20%；
如果使电感量减少50%，就必须要求导线尺寸增加500%。
显然以上两种减小电感量大小的方法并不是实际运用中常用的方法。
此外，另一种减小电感的方法是——为电路中电流提供多条路径。
这些路径必须是电气上并联的，但不一定是物理上必须的路径。
研究发现，如果两个相等的电感并联，等效电感等于其中一个的一半。
所以这是一种有效减小电路电感的方法。
当两跟导线平行时，在这种情况下计算电路的电感对电感值的影响很大不可忽略，必须考虑互感效应。
传送相同方向的电流的两根平行导线的电感为:
如果两根导线距离非常近，它们的互感等于自感，那么总电感就等于单个电感的原有值；
如果两跟导线非常远，互感就可以忽略不计，总电感就等于原有电感的一半。
所以并联的两根导线之间的距离不能太近。
平行导线与地面的距离也会影响互感的大小，通过上文的分析，平行导线与地面的距离要尽可能的短，以此尽量的减小互感的大小。
还有一种重要的减小电感的方法——使电流包围起来的环路面积最小。
若有两根导线，导线中的电流方向相反，那么两根导线的电感等于：
如果两根导线为紧耦合，它们的互感将等于自感，闭合回流上的电感等于零。
高频时同轴电缆接近这种理想情况，是正向电流线路与电流返回线路相互靠近是减小电感的一种有效措施。
2.2电源噪声的抑制
研究发现电源噪声可以通过合理的使用去耦电容的方法进行抑制。
由于去耦电容必须能够提供IC工作所需要的高频电流（15MHz—150MHz），所以对去耦电容的寄生电感要求很严格，必须尽量的小。
所以圆盘状陶瓷电容和多层陶瓷电容才是首选。
在IC开关期间，去耦电容必须能够提供IC工作所需要的高频电流。
去耦电容的最小值可用下列公式计算：
可以根据实际情况的要求，利用上面的公式可以求出需要的电容的大小。
2.2.1电源去耦
电源去偶的接线图如下所示：
为了有效的增强去偶效果，去耦电容的位置应该尽量使电源线和地线靠近。
增加电源端阻抗也可以很好的增强去耦效果，可以用铁氧化体和细导线实现。
还有其他的可选去耦方法：
（1）采用不同封装的IC；
（2）采用可以安装在IC下方的分布式平面电容；
（3）采用安装在IC插座上电容；
（4）在电路板的无器件安装侧使用表面安装（SMT）电容；
（5）采用引线结构的电容器，且电容器封装在IC中。
2.3传输线反射的抑制
一次看来，实现阻抗匹配是实现抑制传输线反射的有效方法。
而阻抗匹配可分为始端阻抗匹配和终端阻抗匹配。
2.3.1始端阻抗匹配
时段的阻抗匹配的方法就是在传输线的输入端串接一个电阻器，是电路的输出电阻与所用传输线的波阻抗相似。
这种方法简单易行，波形畸变也比较小。
但是由于电流流经低压电平上升，从而降低了信号低电平的噪声容限。
一般规定低电平升高要低于0.2V，为此应考虑减少负载门的个数来减小电阻R上的电压降。
2.3.2终端阻抗匹配
终端匹配分为无源终端匹配和有源终端匹配。
无源终端匹配就是在接收端的逻辑门的输入端，即传输线的终端并联一个电阻，其阻值应该近似的等于传输线的波阻抗。
这种方法一般仅仅限于发送端采用功率驱动门的场合。
如果用普通的逻辑门输出时，并联这样的电阻负载，会使其输出高电平噪声容限下降。
而采用有源终端匹配可以有效的减少无源终端匹配所造成的不良影响。
2.4串扰的抑制方法
根据以上对串扰产生机理的分析，我们可以采取一下的方法对串扰进行有效的抑制：
1.对于普通的信号线，一般采用单股导线，双绞线和屏蔽电缆。
由于线间串扰与信号传输线间的耦合阻抗以及导线本身的特性阻抗有关，减少串扰应选用特性阻抗低的导线。
同轴电缆的特性阻抗较低的50Ω左右，所以串扰最小。
但同轴电缆成本高，可应用在环境条件严酷的现场。
双绞线的特性阻抗也不高，一般为100Ω左右，而且成本低，使用也方便。
2.扁平电缆的串扰抑制
（1）用一条扁平电缆传输多种电平信号时，必须按电平级别分组。
不同组的导线间要保持一定的距离。
（2）可把两个相邻信号线线的导线用一空闲导线分开，并把该空闲导线接地，这就把两组相邻导线间耦合电容转化为对地电容。
（3）在配线时，应力求扁平电缆贴近接地底板。
必要时，可专门给扁平电缆设置接地屏蔽底板，使导线之间的部分耦合电容转化为对地电容。
（4）如果干扰严重，可采用双绞线结构的扁平电缆，并把其中一线接地。
这种电缆对抑制静电干扰和空间干扰也有效。
3.在可能的情况下降低信号沿的变换速率通常在器件选型的时候，在满足设计规范的同时尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。
4.阻抗匹配如果传输线近端或远端终端阻抗与传输线阻抗匹配，也可以大大减小串扰的幅度。
5.容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大,所以减小负载可以减小耦合干扰的影响。
第三章PCB数字电路设计采用的抑制和布局方法
3.1布线的基本原则
3.1.1抑制接地噪声布线
为了尽量的抑制接地噪声，布线要注意以下的要求。
（1）为了减小接地阻抗和接地电感，应该根据实际情况适当的增加接地导线截面积，并减小接地导线的长度。
为接地导线采取电气上并联的方式给接地电流多条路经。
（2）为了抑制互感的强度，电流方向相同的传输线之间的距离要适当的远，平行长度也要尽量的短。
而电流方向相反的接地线之间的距离可以尽量的近，这样可以达到减小互感的强度。
（3）在接地端要对PCB板进行附铜，以此增大接地面积，可以减小地噪声的影响。
3.1.2减小电源噪声布线
去耦电容的位置应该尽量使电源线和地线靠近。
在电源端可以用铁氧化体和细导线增加电源端阻抗以此来增强去耦效果。
3.1.3抑制传输线反射布线
应采用四十五度走线，避免直角；
接线要平滑连续，避免不连续现象和锐角。
3.1.4抑制辐射和串扰布线
（1）电路板分成多层布线，相邻层信号线布局为正交方向。
底层和顶层要附铜。
（2）尽量少打过孔，打孔要均匀必须打孔时，应两线一起打以做到阻抗匹配。
距板边距离应大于5mm。
（3）数字地,模拟地要分开，高频信号线尽可能短。
（4）输入,输出信号尽量避免相邻平行走线,最好在线间加地线,以防反馈耦合。
（5）双面板电源线,地线的走向最好与数据流向一致,以增强抗噪声能力。
（6）时钟线和高频信号线要根据特性阻抗要求考虑线宽,做到阻抗匹配。
（7）单独的电源层和地层,电源线,地线尽量短和粗,电源和地构成的环路尽量小。
（8）时钟的布线应少打过孔,尽量避免和其他信号线并行走线,且应远离一般信号线,避免对信号线的干扰;
同时避开板上的电源部分,防止电源和时钟互相干扰;
当一块电路板上有多个不同频率的时钟时,两根不同频率的时钟线不可并行走线;
时钟线避免接近输出接口,防止高频时钟耦合到输出的CABLE线并发射出去;
如板上有专门的时钟发生芯片,其下方不可走线,应在其下方铺铜,必要时对其专门割地。
（9）两焊点间距很小时,焊点间不得直接相连;
从贴盘引出的过孔尽量离焊盘远些。
（10）采用屏蔽措施为高速信号提供包地是解决串扰问题的一个有效途径。
然而，包地会导致布线量增加，使原本有限的布线区域更加拥挤。
另外，地线屏蔽要达到预期目的，地线上接地点间距很关键，一般小于信号变化沿长度的两倍。
同时地线也会增大信号的分布电容，使传输线阻抗增大，信号沿变缓。
（11）合理设置层和布线合理设置布线层和布线间距，减小并行信号长度，缩短信号层与平面层的间距，增大信号线间距，减小并行信号线长度（在关键长度范围内），这些措施都可以有效减小串扰。
（12）设置不同的布线层为不同速率的信号设置不同的布线层，并合理设置平面层，也是解决串扰的好方法。
（13）尽量增大可能发生容性耦合导线之间的距离,更有效的做法是在导线间用地线隔离;
（14）在相邻的信号线间插入一根地线也可以有效减小容性串扰,这根地线需要每1/4波长就接入地层。
（15）感性耦合较难抑制,要尽量降低回路数量,减小回路面积,不要让信号回路共用同一段导线。
（16）避免信号共用环路。
3.2布局的基本原则
（1）功率大的元件摆放在有利于散热的位置上。
（2）热敏元件应远离发热元件。
（3）对小尺寸高热量的元件加散热器尤为重要，大功率元件下可以通过敷铜来散热，而且这些。
（4）元件周围尽量不要放热敏元件。
（5）先放置与结构关系密切的元件，如接插件，开关，电源插座等
（6）优先摆放电路功能块的核心元件及体积较大的元器件，再以核心元件为中心摆放周围电路元器件
（7）质量较大的元器件应避免放在板的中心，应靠近机箱中的固定边放置
（8）有高频连线的元件尽可能靠近，以减少高频信号的分布和电磁干扰
（9）输入，输出元件尽量远离
（10）可调元件的布局应便于调节
（11）考虑信号流向，合理安排布局使信号流向尽可能保持一致
（12）布局应均匀,整齐，紧凑
（13）SMT元件应注意焊盘方向尽量一致，以利于装焊，减少桥联的可能
（14）对于双面都有的元件的PCB，较大较密的IC，插件元件放在板的顶层，底层只能放较小的元件和管脚数少且排列松散的贴片元件
（15）对小尺寸高热量的元件加散热器尤为重要，大功率元件下可以通过敷铜来散热，而且这些元件周围尽量不要放热敏元件.
（16）高速元件尽量靠近连接器;
数字电路和模拟电路尽量分开,最好用地隔开,再单点接地
（17）定位孔到附近焊盘的距离不小于7.62mm（300mil）,定位孔到表贴器件边缘的距离不小于5.08mm（200mil）
结论
电子设备的电磁干扰是不可忽视的问题，直接影响到电子设备工作的可靠性。
设备一般都需要进行屏蔽干扰，这是因为结构本身存在一些槽和缝隙所需屏蔽可通过一些基本原则确定，但是理论与现实之间还是有差别例如在计算某个频率下衬垫的大小和间距时还必须考虑信号的强度，如同在一个设备中使用了多个处理器时的情形表面处理及垫片设计是保持长期屏蔽以实现EMC性能的关键因素。
在电子设备的结构设计中需要对设备的电磁屏蔽进行分析，并对各种屏蔽方法进行比较，最终采取合适的屏蔽措施，实现电子设备的最佳屏蔽。
升级会员 