组成原理专科十套复习题文档格式.docx
《组成原理专科十套复习题文档格式.docx》由会员分享，可在线阅读，更多相关《组成原理专科十套复习题文档格式.docx（37页珍藏版）》请在冰豆网上搜索。
CPU执行一条指令的时间
CPU从主存取出一条指令加上执行一条指令的时间
时钟周期时间
8
描述当代流行总线结构中基本概念不正确的句子是（
AC）。
当代流行的总线不是标准总线
当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连
系统中允许有一个这样的CPU模块
9
CRT的颜色为256色，则刷新存储器每个单元的字长是（C
256位
16位
8位
7位
10
发生中断请求的条件是（C
一条指令执行结束
一次I/O操作结束
机器内部发生故障
一次DMA操作结束
11
中断向量地址是（
子程序入口地址
中断服务程序入口地址
中断服务程序入口地址指示器
例行程序入口地址
12
IEEE1394所以能实现数据传送的实时性，是因为（
除异步传送外，还提供同步传送方式
提高了时钟频率
除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式
能够进行热插拔
13
直接映射cache的主要优点是实现简单。
这种方式的主要缺点是（
B）。
它比其他cache映射方式价格更贵
如果使用中的2个或多个块映射到cache同一行，命中率则下降
它的存取时间大于其它cache映射方式
cache中的块数随着主存容量增大而线性增加
14
虚拟存储器中段页式存储管理方案的特性为（
D）。
空间浪费大，存储共享不易，存储保护容易，不能动态连接
空间浪费小，存储共享容易，存储保护不易，不能动态连接
空间浪费大，存储共享不易，存储保护容易，能动态连接
空间浪费小，存储共享容易，存储保护容易，能动态连接
15
安腾处理机的指令格式中，操作数寻址采用（
R-R-S型
R-R-R型
R-S-S型
S-S-S型
二、分析题（10分）
下图所示为计算机系统的层次结构图。
请在每一级框内填入适当的专用术语，并说明哪些是硬件级？
哪些是软件级？
三、简答题（10分）
安腾处理机体系结构有什么特点？
四、计算题（12分）
已知：
x=+126，y=-120，
求：
①
[x]原，[x]反，[x]补；
②
[y]原，[y]反，[y]补；
③
[x]补+[y]补=?
④
由③求得x+y=?
五、分析题（12分）
根据易失性、高密度、存储元的晶体管、在系统中的可写性，列表比较各种存储器（FLASH、SRAM、DRAM、ROM、EPROM、E2PROM）的性能。
六、证明题（12分）
用时空图法证明流水CPU比非流水CPU具有更高的吞吐率。
七、分析题（14分）
说明中断产生的条件，并画出中断处理过程流程图。
大专生期末试卷
（二）
冯·
诺依曼机工作的基本方式的特点是（
多指令流单数据流
按地址访问并顺序执行指令
堆栈操作
存贮器按内容选择地址
在机器数（
B）中，零的表示形式是唯一的。
原码
补码
移码
反码
在定点二进制运算器中，减法运算一般通过（
D）来实现。
原码运算的二进制减法器
补码运算的二进制减法器
原码运算的十进制加法器
补码运算的二进制加法器
某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（
0—64MB
0—32MB
0—32M
0—64M
主存贮器和CPU之间增加cache的目的是（
A
解决CPU和主存之间的速度匹配问题
扩大主存贮器容量
C
扩大CPU中通用寄存器的数量
既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（
堆栈寻址方式
立即寻址方式
隐含寻址方式
间接寻址方式
同步控制是（
只适用于CPU控制的方式
只适用于外围设备控制的方式
由统一时序信号控制的方式
所有指令执行时间都相同的方式
描述PCI总线中基本概念不正确的句子是（
PCI总线是一个与处理器无关的高速外围设备
PCI总线的基本传输机制是猝发式传送
PCI设备一定是主设备
系统中只允许有一条PCI总线
CRT的分辨率为1024×
1024像素，像素的颜色数为256，则刷新存储器的容量为（
512KB
1MB
256KB
2MB
为了便于实现多级中断，保存现场信息最有效的办法是采用（
通用寄存器
堆栈
存储器
外存
特权指令是由（
C）执行的机器指令。
中断程序
用户程序
操作系统核心程序
I/O程序
虚拟存储技术主要解决存储器的（
B）问题。
速度
扩大存储容量
成本
前三者兼顾
引入多道程序的目的在于（
充分利用CPU，减少等待CPU时间
提高实时响应速度
有利于代码共享，减少主辅存信息交换量
充分利用存储器
在安腾处理机中，控制推测技术主要用于解决（B
）问题。
中断服务
与取数指令有关的控制相关
与转移指令有关的控制相关
与存数指令有关的控制相关
64位双核安腾处理机采用了（A
）技术。
流水
时间并行
资源重复
流水+资源重复
下图表示存储器的分级结构，请在相应的框内填入适当的存储器名称。
CPU中有哪几类主要寄存器？
说明其功能。
四、分析题（12分）
设机器字长64位，用定点整数表示，数符1位，尾数63位，问最大正数是多少？
最小负数是多少？
五、设计题（14分）
一位全加器（FA）的求和输出Si,进位输出Ci+1的逻辑表达式如下：
Si=Ai⊕Bi⊕Ci
Ci+1=AiBi+（Ai⊕Bi）Ci
①
给定二输入与门、二输入或门、异或门三种器件，画出一位全加器FA的逻辑单元电路图；
用FA（框图表示）设计32位串行进位的补码加法/减法器，只画出最低2位和最高2位。
六、简答题（12分）
说明RR型、RS型、SS型二地址指令的操作数物理位置在何处？
哪一类执行速度最快？
哪一类执行速度最慢？
为什么？
七、分析题（12分）
下图所示的多总线结构中，说明HOST总线、PCI总线、北桥和南桥的作用。
大专生期末试卷（三）
运算器的核心功能部件是（
数据总线
ALU
状态条件寄存器
通用寄存器
某单片机字长32位，其存储容量为4MB。
若按字编址，它的寻址范围是（
1M
4MB
4M
1MB
某SRAM芯片，其容量为1M×
8位，除电源和接地端外，控制端有E和R/W，该芯片的管脚引出线数目是（
20
28
30
32
单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（
为确定下一条微指令的地址，通常采用断定方式，其基本思想是（
用程序计数器PC来产生后继微指令地址
用微程序计数器µ
PC来产生后继微指令地址
通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
通过指令中指定一个专门字段来控制产生后继微指令地址
微程序控制器中，机器指令与微指令的关系是（
每一条机器指令由一条微指令来执行
每一条机器指令由一段用微指令编成的微程序来解释执行
一段机器指令组成的程序可由一条微指令来执行
一条微指令由若干条机器指令组成
双端口存储器所以能进行高速读/写操作，是因为采用（
高速芯片
新型器件
流水技术
两套相互独立的读写电路
CPU中跟踪指令后继地址的寄存器是（
地址寄存器
程序计数器
指令寄存器
某寄存器中的数值为指令码，只有CPU的（
A）才能识别它。
指令译码器
判断程序
微指令
时序信号
为实现多级中断，保存现场信息最有效的方法是采用（B
主存
将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（
前者数据传输率高
前者数据传送的实时性好
前者使用6芯电缆，体积小
前者不具有热插拔能力
采用DMA方式传送数据时，每传送一个数据，就要占用一个（
C）的时间。
指令周期
机器周期
存储周期
总线周期
下面陈述中，不属于虚存机制要解决的问题项是（
调度问题
地址映射问题
替换与更新问题
扩大物理主存的存储容量和字长
进程从运行状态转入就绪状态的可能原因是（
被选中占有处理机时间
等待某一事件发生
等待的事件已发生
时间片已用完
安腾处理机的一组指令中，可以并行执行的指令是（
Id8
r1=[r3]
add
r6=r8,r9
SUB
r3=r1,r4
r5=r3,r7
二、简答题（10分）
主存储器的性能指标有哪些？
其中哪些是速度指标？
解释KB、MB、GB、TB的概念。
三、分析题（10分）
比较水平型微指令和垂直型微指令的特点。
设x=-25，y=-18，用带求补器的原码阵列乘法器求出乘法x×
y=?
并用十进制乘法进行验证。
某机指令格式结构如下所示，试分析指令格式及寻址方式特点。
六、设计题（12分）
下图所示为双总线结构机器的数据通路，说明各功能部件的名称。
设数存D-Cache存储容量为2M×
64位，指存I-Cache存储容量为1M×
32位，请标注各寄存器长度。
一条微指令字长40位，其中微指令字段30位，判别字段4位，下址字段6位。
画出微程序控制器原理框图。
说明各组成部分的功能与数据。
大专生期末试卷（四）
从器件角度看，计算机经历了五代变化。
但从系统结构看，至今绝大多数计算机仍属于（
B）计算机。
并行
诺依曼
智能
串行
某机字长32位，其中1位表示符号位。
若用定点整数表示，则最小负整数为（
-（231-1）
-（230-1）
-（231+1）
-（230+1）
以下有关运算器的描述，（
C）是正确的。
只做加法运算
只做算术运算
算术运算与逻辑运算
只做逻辑运算
EEPROM是指（
读写存储器
只读存储器
闪速存储器
电擦除可编程只读存储器
常用的虚拟存储系统由（
B）两级存储器组成，其中辅存是大容量的磁表面存储器。
cache-主存
主存-辅存
cache-辅存
通用寄存器-cache
RISC访内指令中，操作数的物理位置一般安排在（D
栈顶和次栈顶
两个主存单元
一个主存单元和一个通用寄存器
两个通用寄存器
当前的CPU由（
B）组成。
控制器
控制器、运算器、cache
运算器、主存
控制器、ALU、主存
流水CPU是由一系列叫做“段”的处理部件组成。
和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（
具备同等水平
不具备同等水平
小于前者
大于前者
在集中式总线仲裁中，（A
）方式响应时间最快。
独立请求
计数器定时查询
菊花链
指令计数器
程序计数器
指令寄存器
从信息流的传输速度来看，（
A）系统工作效率最低。
单总线
双总线
三总线
多总线
单级中断系统中，CPU一旦响应中断，立即关闭（
C）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
中断允许
中断请求
中断屏蔽
DMA请求
安腾处理机的典型指令格式为（
C）位。
32位
64位
41位
48位
下面操作中应该由特权指令完成的是（B
设置定时器的初值
从用户模式切换到管理员模式
开定时器中断
关中断
15、下列各项中，不属于安腾体系结构基本特征的是（D
超长指令字
显式并行指令计算
推断执行
超线程
简述引起流水线断流的三种原因及解决办法。
简述磁表面存储器的读/写工作原理。
x=+0.011111，y=+010011，用补码方法计算x+y=?
x-y=?
并判断是否溢出。
五、证明题（14分）
试用定量表达式证明交叉存储器的带宽大于顺序存储器的带宽。
六、分析题（10分）
先画出组成框图，然后说明机器指令与微指令的关系。
七、设计题（12分）
将磁盘、图象设备、CD-ROM光盘、数字相机、扫描仪、打印机配置到IEEE1394串行I/O标准接口，请画出连接图。
大专生期末试卷（五）
下列数中最小的数是（
（101001）2
（52）8
（101001）BCD
（233）16
某DRAM芯片，其存储容量为1M×
8位，该芯片的地址线和数据线的数目分别是（
8,19
8,20
19,8
20,8
在下面描述的汇编语言基本概念中，不正确的表述是（
对程序员的训练要求来说，需要硬件知识
汇编语言对机器的依赖性高
用汇编语言编写程序的难度比高级语言小
汇编语言编写的程序执行速度比高级语言慢
交叉存储器实质上是一种多模块存储器，它用（
）方式执行多个独立的读写操作。
顺序
资源共享
寄存器间接寻址方式中，操作数在（
主存单元
堆栈
机器指令与微指令之间的关系是（
用若干条微指令实现一条机器指令
用若干条机器指令实现一条微指令
用一条微指令实现一条机器指令
用一条机器指令实现一条微指令
描述多媒体CPU基本概念中，不正确的是（
多媒体CPU是带有MMX技术的处理器
MMX是一种多媒体扩展结构
MMX指令集是一种多指令流多数据流的并行处理指令
多媒体CPU是以超标量结构为基础的CISC机器
在集中式总线仲裁中，（
）方式对电路故障最敏感。
菊花链
计数器定时查询
流水线中造成控制相关的原因是执行（
）指令而引起。
条件转移
访内
算逻
无条件转移
PCI总线是一个高带宽且与处理器无关的标准总线。
下面描述中不正确的是（
采用同步定时协议
采用分布式仲裁策略
具有自动配置能力
适合于低成本的小系统
下面陈述中，不属于外围设备三个基本组成部分的是（
存储介质
驱动装置
控制电路
计数器
中断处理过程中，（
）项是由硬件完成。
关中断
开中断
保存CPU现场
恢复CPU现场
IEEE1394是一种高速串行I/O标准接口。
以下选项中，（
）项不属于IEEE1394的协议集。
业务层
链路层
物理层
串行总线管理
下面陈述中，（
）项属于存储管理部件MMU的职能。
分区式存储管理
交换技术
分页技术
64位的安腾处理机设置了四类执行单元。
下面陈述中，（
）项不属于安腾的执行单元。
浮点执行单元
存储器执行单元
转移执行单元
定点执行单元
一台机器的指令系统应当包含哪几类指令？
多媒体CPU的技术特征是什么？
将数（20.59375）10转换成IEEE754标准32位浮点的二进制存储格式。
列表比较RISC和CISC机器的主要特征。
六、计算题（12分）
某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线始终周期，总线时钟频率为33MHz，总线带宽是多少？
如果一个总线周期中并行传送8个字节的数据，总线时钟频率升至66MHz，总线带宽是多少？
七、设计题（14分）
利用1M×
8位的SRAM芯片（如图所示），设计一个1M×
32位的存储器，画出地址总线、数据总线、控制总线（片选CS#、访存允许E#、读写命令R/W#）的连接图。
数据总线、地址总线均用双线表示，标注其宽度。
大专生期末试卷（六）
某DRAM芯片，其存储容量为512×
8位，该芯片的地址线和数据线的数目是（
8，512
512，8
18，8
19，8
升级会员 