完整版本VIVADO教程docxWord文件下载.docx

完整版本VIVADO教程docxWord文件下载.docx

《完整版本VIVADO教程docxWord文件下载.docx》由会员分享，可在线阅读，更多相关《完整版本VIVADO教程docxWord文件下载.docx（4页珍藏版）》请在冰豆网上搜索。

添加好工程名，和工程位置，next~

选择rtlProject，

选择板卡型号，我这里使用的是A-7系列的basys3，用户根据自己的板卡型号自定义，next~

这一面是总结，finish~

左边这一栏，我们用到哪里解释哪里，首先，点击addsource添加verilogHDL文件

选择新建一个设计文件，next~

左边是添加已有的文件，右边是新建一个verilogHDL文件，我们前面没有文件，所以选择新建一个新的文件

上面是文件类型，我用的是verilog，添加文件名，我这里用的是流水灯，文件名为led_water

添加成功，点击finish

点击OK

Yes

双击这个文件，打开编写

led_water

这是一个流水灯工程

编写完成后，点击如图所示可以，编译文件，也可查看工程的RTL图

这是生成的RTL图，双击如图所示部分可以将窗口放大。

原理图出来后，说明该工程没有语法错误，然后再次

simulationsource添加测试文件，

addsource

，选择

addorcreate

同样选择新建一个文件

找到到tb_led_water文件双击打开

tb_led_water

编写测试文件

点击runsimulation点击runbehavioralsimulation进行仿真

12reg[25:

0]cnt;

//设定一个26位的计数器3parameterTIME=26'

d50000000;

4

//parameterTIME=26'

d500;

//justtest

注意，仿真前把测试文件改小一点，不然跑的太慢，

点击run-all让流水灯跑起来，

可以看到流水灯的数值在变化，说明设置正确。

然后要做的是下板子仿真

点击addsource添加约束文件，addconstraints

新建一个引脚约束文件，OK

点击新建好的文件，

xdc约束

将约束文件内容复制进去，

最后点击大综合，对工程进行综合，综合完成后就可以下板子了。

（下板子的时候要把测试时候改的代码改回来）

点击opentarget——>

autoconnect，会自动连接设备，或者直接连接recenttarget，直

接选择你的设备

点击programdevice

点击program。

即可下载成功