完整版多波形信号发生器控制与驱动电路设计毕业设计Word格式文档下载.docx
《完整版多波形信号发生器控制与驱动电路设计毕业设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《完整版多波形信号发生器控制与驱动电路设计毕业设计Word格式文档下载.docx（19页珍藏版）》请在冰豆网上搜索。
第三章信号发生器的主要元器件介绍6
3.1控制芯片AT89C516
3.2分频器MC1451517
3.2.2主要电参量8
3.3高速D/A转换器MAX75418
3.3.1概述8
3.4I/O接口扩展芯片10
3.4.1概述10
3.4.28255结构10
3.4.3特性11
3.4.4工作方式12
3.5信号产生芯片MAX03813
3.5.1概述13
3.5.2MAX038的性能特点13
3.5.3MAX038的管脚功能引脚号名称功能14
3.5.4信号波形选择15
第四章波形发生器电路设计17
4.1波形发生器的电路框图设计17
4.2信号发生器的电路图17
4.2.1信号发生器的显示电路17
4.2.2信号发生器的I/O扩展电路18
4.2.3信号发生器的频率控制和波形产生电路18
4.2.4键盘电路19
4.2.5驱动电路19
第五章软件流程图20
结论21
参考文献23
附录二：
键盘电路26
附录三：
驱动电路27
谢辞28
第一章绪论
1.1概述
当今世界处在信息时代，叠彩纷呈，千变万化的电子产品已经遍布人类生活的任何角落，不论是与生活和生产息息相关的日常用品，还是与宇宙探索和科学研究的高端工具都离不开电子仪器，而信号发生器是电子领域必不可少的工具，所以设计各类的信号发生器显得尤为重要，本次设计主要是以信号输出频率高、波形稳定、失真小、可控性强的MAX038产生基本信号（三角波、方波、正弦波）的中心器件，然后在以大规模集成的分频器MC145151辅以AT89C51来控制频率的变换，同时单片机还有一个作用，那就是选择波形的输出。
函数信号发生器在电路实验和设备检测中具有十分广泛的用途，目前广泛使用的是一些标准产品，虽然功能齐全、性能指标较高，但是价格较贵，而且许多功能用不上。
这里介绍了一种由集成电路MAX038设计的简易信号发生器，该仪器具有结构简单、成本低、体积小、便于携带等特点，虽然功能及性能指标赶不上标准信号发生器，但足以满足一般的实验要求。
1.2信号发生器的发展现状
信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学实验等领域。
他是一种为电子测量和计量工作提供符合严格技术要求的电信号设备。
因此，信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。
自六十年代以来，信号发生器有了迅速的发展，出现了函数发生器，扫描信号发生器，合成信号发生器，程控信号发生器等种类。
各类信号发生器的主要性能指标也都有了大幅度的提高，同时在简化机械结构、小型化、多功能等各方面也有了显著的进展。
近年来随着GSM、GPRS、3G、Bluetooth乃至已经被提出的标准的4G等移动通信以及LMDS，无线本地环路等无线接入的发展，同时加上合成孔径雷达、多普勒冲雷达等现代军事、国防、航空航天等在科技上的不断创新与进步，世界各国非常重视平率合成器的发展。
所有的这些社会需求以及微电子技术、计算机技术、信号处理技术等本身的不断进步都极大刺激了频率合成器技术的发展。
可以预料，随着低价格、高时钟频率、高性能的新一代DDS芯片问世，DDS的应用前景将不可估量！
1.3设计主要研究内容
硬件电路：
此次设计主要是以高频精密函数信号发生器MAX038为中心器件，再辅以大规模集成分频器MC145151来构成基本的输出频率，当然还有控制器件AT89C51来控制频率的输出。
第二章信号发生器多种方案的比较
2.1方案一
说明:
由于开始想到了曾经做过的课程设计里，有过波形的相互转换，且方波很容易实现，所以选择了先产生方波，然后再由方波通过转换为三角波、正弦波。
转换方法很多，现各只选一种介绍，具体实现电路如下。
2.1.1方波产生电路
使输入电压经过一定的外围参数构成的电压比较器，高于参考电压为地，如果正向输入端电压高于接地端，输出高电平，反之，输出低电平，产生方波。
图2-1方波产生电路
2.1.2方波变三角波
如图2-2，由集成运放和外围电路构成的是积分电路，对输入端积分后输出。
对方波积分就得到三角波。
图2-2方波转换为三角波
2.1.3方波转换为正弦波
用电阻和电容接成RC滤波电路。
在R1和C1过后的节点处波形是三角波，最后输出是正弦波。
图2-3方波转换成正弦波电路图
2.2方案二
利用单片机编程的方法来实现波形的输出。
可选用AT89C51通过软件来产生原始信号（方波、三角波、正弦波），输出相应波形的数字信号，再用D/A转换器输出相应波形的模拟信号。
用DAC0832将输出的数字信号转换为模拟信号，再经过两级模拟放大后输出。
可以使用按键扫描来实现波形和频率的变化。
图2-4电路图
2.3方案三
由于电路设计过于复杂，不在此画出，只简述流程。
（1）设计流程
将系统时钟50MHz送入预分频模块，输出为220Hz。
后将其送入DDS累加器作为它的时钟信号。
DDS累加器的步长由累加步长控制模块控制，设计频率显示模块显示输出频率。
将DDS累加器数据前8位送入ROM进行相位到幅值的转换，ROM输出经过DAC和低通滤波器，最后用示波器显示波形。
（2）功能模块连接图
图2-5
2.4方案四
选用MAX038为产生基本波形（方波、三角波、正弦波）的中心芯片，再以MC145151分频器合成需要的频率，由AT89C51控制，使输出一定频率的信号波形。
方案最终选择：
方案一：
虽然原理简单，但主要问题是无法解决频率连续变换。
方案二：
原理和硬件都比较简单，但是信号波形由于是软件实现，所以容易受到
干扰，故输出波形不稳定。
方案三:
虽然功能齐全，波形稳定，但是原理和电路都比较复杂且大多数功能在
平常的实验检测中用不到，造成浪费
方案四：
原理简单且波形输出稳定，也可以满足日常的试验检测。
综上所述选择方案四比较符合本次设计的理念
第3章信号发生器的主要元器件介绍
3.1控制芯片AT89C51
AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh
Programmable
and
Erasable
Read
Only
Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。
该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。
由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
图3-1AT89C51管脚图
VCC：
供电电压。
GND：
接地。
P0口：
P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。
当P1口的管脚第一次写1时，被定义为高阻输入。
P1口：
P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。
P2口：
P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。
并因此作为输入时，P2口的管脚被外部拉低，将输出电流。
P3口：
P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。
当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。
RST：
复位输入。
当振荡器复位器件时，要保持RST脚两个机器周期的高电平时当8051通电，时钟电路开始工作，在RESET引脚上出现24个时钟周期以上的高电平，系统即初始复位。
初始化后，程序计数器PC指向0000H，P0-P3输出口全部为高电平，堆栈指钟写入07H，其它专用寄存器被清“0”。
RESET由高电平下降为低电平后，系统即从0000H地址开始执行程序。
然而，初始复位不改变RAM（包括工作寄存器R0-R7）的状态。
ALE/PROG：
当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。
在FLASH编程期间，此引脚用于输入编程脉冲。
在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。
因此它可用作对外部输出的脉冲或用于定时目的。
。
PSEN：
外部程序存储器的选通信号。
在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。
但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
EA/VPP：
当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。
注意加密方式1时，/EA将内部锁定为RESET；
当/EA端保持高电平时，此间内部程序存储器。
在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
XTAL1：
反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2：
来自反向振荡器的输出。
3.2分频器MC145151
MC14515l的结构和原理
图3-2MC145151管脚图
MC145l51是28脚陶瓷或塑料封装形，由14位并行输入数据线编程的锁相环频率合成器。
它含有参考振荡器。
参考分频器（有8种可供选择的分频比），程序分频器（分频比范围3～16383），还含有数字鉴相器。
MC145151的一个特点是它内部具有控制收发差顿的功能，因此它主要用在通讯机上作频率台成器3.2.1引脚说明：
fin（1脚）；
N计数器输入端：
Vss（2脚）；
接地；
VDD（3脚）；
电源正端；
PDout（4脚）：
鉴相器三态单端输出；
电路锁定时，fv=fR相位差为一常数。
当fV相位超前时,PDout输出负脉冲；
当fv相位滞后时，PDout输出正脉冲。
PDout输出的脉冲串经环路滤波后变成直硫信号，直接控制VCO的变容管。
RA0、RA1，RA2（5、6、7脚）：
参考地址码输入端。
由这三个输入端信息所建立的码可确定如下参考分频比。
ΦR、ΦV（8、9脚）：
鉴相器双端输出；
fv（1O脚）：
÷
N计数器的输出端；
N0～N13（11至20及22至25脚）：
N计数器的预置端。
当÷
N计数器计数时，这些输入端向÷
N计数器提供程序数据。
N0是最低位．N13是最高位。
每个输入端都有上拉电阻．以确保在开路时处于逻辑“1”，接地时处于逻辑“0”。
T／R（2脚）：
收／发控制端
这个输入端可控制向N输入端提供附加数据，以产生收发频差，其频差一般等于收发信机的中频。
当T／R端是低电平时，N的偏移值固定是856；
T／R端高电平时．则不产生偏移
OSCin、OSCout（2627脚）：
参考振荡器的输入，输出端。
LD（28脚）：
锁定检测输出端
3.2.2主要电参量
电源电压：
VDD=3～9v；
工作频率≤30MHz；
静态电流≤30mA；
功耗温度﹣40~﹢85℃
3.3高速D/A转换器MAX7541
3.3.1概述
MAX7541是美国MAXIM公司生产的高速高精度12位数字/模拟转换器芯片,由于MAX7541转换器件的功耗特别低,而且其线性失真可低达0.012%,因此,该D/A转换器芯片特别合于精密模拟数据的获得和控制。
此外,由于MAX7541器件内部带有激光制作的精密晶片电和温度补偿电路以及NMOS开关,因而可充分保证MAX7541具有12位的精度。
还有一个重要特点是:
MAX7541的所有输入均与CMOS和TTL电平兼容。
MAX7541在电气和管脚上都与AD公司的AD7541芯片兼容,它们都采用标准的18脚封装。
其主要电气特点如下:
●转换时间:
0.6μs;
●具有12位线性输出（1/2LSB）;
●准确度:
1LSB;
●功耗低,5V情况下通常为450mW;
●可进行四象限乘法转换;
●与TTL、CMOS电平兼容。
2引脚功能和内部结构
图3-3MAX7541的引脚排列图3-4MAX7541的内部结构
图3-3所示是MAX7541的引脚排列图,各引脚功能如下:
VREF:
DAC转换器的电压参考输入端,其电压值在±
25V之间;
RFB:
反馈电阻接入端,在双极模式时与外置运算放大器输出相连;
OUT1,OUT2:
电流输出,I1+I2为常数;
BIT1～BIT12:
数字量输出,BIT1为最高位;
VDD:
电源输入,范围为+17V～+5V;
GND:
数字地。
图3-4所示是MAX7541高速D/A转换芯片的内部结构功能图。
3MAX7541的输入与输出
MAX7541有两种输出方式,即单极性输出和双极，如图3-5和图3-6.
图3-5单极性输出电路图3-6双极性输出电路
3.4I/O接口扩展芯片
3.4.1概述
8255是Intel公司生产的可编程并行I/O接口芯片，有3个8位并行I/O口。
具有3个通道3种工作方式的可编程并行接口芯片（40引脚）。
其各口功能可由软件选择，使用灵活，通用性强。
8255可作为单片机与多种外设连接时的中间接口电路。
8255作为主机与外设的连接芯片，必须提供与主机相连的3个总线接口，即数据线、地址线、控制线接口。
同时必须具有与外设连接的接口A、B、C口。
由于8255可编程,所以必须具有逻辑控制部分，因而8255内部结构分为3个部分：
与CPU连接部分、与外设连接部分、控制部分。
3.4.28255结构
图3-78255管脚图
<
1>
与CPU连接部分
根据定义，8255能并行传送8位数据，所以其数据线为8根D0～D7。
由于8255具有3个通道A、B、C，所以只要两根地址线就能寻址A、B、C口及控制寄存器，故地址线为两根A0～A1。
此外CPU要对8255进行读、写与片选操作，所以控制线为片选、复位、读、写信号。
各信号的引脚编号如下：
（1）数据总线DB：
编号为D0～D7，用于8255与CPU传送8位数据。
（2）地址总线AB：
编号为A0～A1，用于选择A、B、C口与控制寄存器。
（3）控制总线CB：
片选信号、复位信号RST、写信号、读信号。
当CPU要对8255进行读、写操作时，必须先向8255发片选信号选中8255芯片，然后发读信号或写信号对8255进行读或写数据的操作。
2>
与外设接口部分
根据定义，8255有3个通道A、B、C与外设连接，每个通道又有8根线与外设连接，所以8255可以用24根线与外设连接，若进行开关量控制，则8255可同时控制24路开关。
各通道的引脚编号如下：
（1）A口：
编号为PA0～PA7，用于8255向外设输入输出8位并行数据。
（2）B口：
编号为PB0～PB7，用于8255向外设输入输出8位并行数据。
（3）C口：
编号为PC0～PC7，用于8255向外设输入输出8位并行数据，当8255工作于应答I/O方式时，C口用于应答信号的通信。
3>
控制器部分
8255将3个通道分为两组，即PA0～PA7与PC4～PC7组成A组，PB0～PB7与PC0～PC3组成B组。
如图7.5所示，相应的控制器也分为A组控制器与B组控制器，各组控制器的作用如下：
（1）A组控制器：
控制A口与上C口的输入与输出。
（2）B组控制器：
控制B口与下C口的输入与输出。
3.4.3特性
（1）一个并行输入、输出的LSI芯片，多功能的I/O器件，可作为CPU总线与外围的接口。
（2）具有24个可编程设置的I/O口，即3组8位的I/O口为PA口，PB口和PC口。
它们又可分为两组12位的I/O口，A组包括A口及C口（高4位,PC4~PC7），B组包括B口及C口（低4位,PC0~PC3）。
A组可设置为基本的I/O口，闪控（STROBE）的I/O闪控式,双向I/O3种模式；
B组只能设置为基本I/O或闪控式I/O两种模式,而这些操作模式完全由控制寄存器的控制字决定。
引脚功能
RESET:
复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。
CS:
芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯;
/CS=1时,8255无法与CPU做数据传输.
RD:
读信号线，当这个输入引脚为低跳变沿时,即/RD产生一个低脉冲且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。
WR:
写入信号，当这个输入引脚为低跳变沿时,即/WR产生一个低脉冲且/CS=0时,允许CPU将数据或控制字写入8255。
D0～D7:
三态双向数据总线，8255与CPU数据传送的通道，当CPU执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。
8255具有3个相互独立的输入/输出通道端口，用+5V单电源供电，能在以下三种方式下工作。
方式0————基本输入输出方式；
方式1————选通输入/出方式；
方式2————双向选通输入/输出方式；
PA0～PA7:
端口A输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器。
工作于三种方式中的任何一种；
PB0～PB7:
端口B输入输出线，一个8位的I/O锁存器，一个8位的输入输出缓冲器。
不能工作于方式二；
PC0～PC7:
端口C输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器。
端口C可以通过工作方式设定而分成2个4位的端口，每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。
'
不能工作于方式一或二。
A1,A0:
地址选择线,用来选择8255的PA口,PB口,PC口和控制寄存器.
当A1=0,A0=0时,PA口被选择;
当A1=0,A0=1时,PB口被选择;
当A1=1,A0=0时,PC口被选择;
当A1=1.A0=1时,控制寄存器被选择.
在8255A芯片初始化时，C端口置1/置0控制字可以单独设置C端口的某一位为0或某一位为1。
控制字的D7位为“0”时，是C端口置1/置0控制字中的标识位，这个控制字只对C口起作用，任何一位都可以通过按位置位/复位控制字来设置。
3.4.4工作方式
3种工作方式可用软件编程对控制口设置来指定。
三种基本
升级会员 