EDA5位整数乘法器设计文档格式.docx

资源描述

EDA5位整数乘法器设计文档格式.docx

《EDA5位整数乘法器设计文档格式.docx》由会员分享，可在线阅读，更多相关《EDA5位整数乘法器设计文档格式.docx（19页珍藏版）》请在冰豆网上搜索。

EDA5位整数乘法器设计文档格式.docx

　　硬件描述语言

硬件描述语言（HDL）是一种用于进行电子系统硬件设计的计算机高级语言，它采用软件的设计方法来描述电子系统的逻辑功能、电路结构和连接形式。

常用硬件描述语言有HDL、Verilog和VHDL语言[6]。

1.1.1EDA技术及应用

电子EDA技术发展迅猛，逐渐在教学、科研、产品设计与制造等各方面都发挥着巨大的作用。

在教学方面：

几乎所有理工科（特别是电子信息）类的高校都开设了EDA课程。

主要是让学生了解EDA的基本原理和基本概念、硬件描述系统逻辑的方法、使用EDA工具进行电子电路课程的模拟仿真实验并在作毕业设计时从事简单电子系统的设计，为今后工作打下基础。

具有代表性的是全国每两年举办一次的大学生电子设计竞赛活动。

在科研方面：

主要利用电路仿真工具进行电路设计与仿真；

利用虚拟仪器进行产品调试；

将FPGA器件的开发应用到仪器设备中。

在产品设计与制造方面：

从高性能的微处理器、数字信号处理器一直到彩电、音响和电子玩具电路等，EDA技术不单是应用于前期的计算机模拟仿真、产品调试，而且也在后期的制作、电子设备的研制与生产、电路板的焊接、器件的制作过程等有重要作用。

可以说电子EDA技术已经成为电子工业领域不可缺少的技术支持[7]。

1.1.2EDA技术发展趋势

EDA技术在进入21世纪后，由于更大规模的FPGA器件的不断推出，在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断更新、增加，使电子EDA技术得到了更大的发展。

电子技术全方位纳入EDA领域，EDA使得电子领域各学科的界限更加模糊，更加互为包容特别是EDA技术在我国尚未普及，掌握和普及这一全新的技术，将对我国电子技术的发展具有深远的意义。

1.2.1EDA硬件工作平台

1.计算机

2.EDA实验开发系统：

EL教学实验箱。

1.2.2EDA的软件工作平台

PLD（ProgrammableLogicDevice）是一种由用户根据需要而自行构造逻辑功能的数字集成电路。

目前主要有两大类型：

CPLD（ComplexPLD）和FPGA（FieldProgrammableGateArray）。

它们的基本设计方法是借助于EDA软件，用原理图、状态机、布尔表达式、硬件描述语言等方法，生成相应的目标文件，最后用编程器或下载电缆，由目标器件实现。

生产PLD的厂家很多，但最有代表性的PLD厂家为Altera、Xilinx和Lattice公司。

我们采用了QuartusⅡ软件作为开发工具。

2.课程设计的性质、目的和任务

创新精神和实践能力二者之中，实践能力是基础和根本。

这是由于创新基于实践、源于实践，实践出真知，实践检验真理。

实践活动是创新的源泉，也是人才成长的必由之路。

通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。

3.题目要求

设计一个两个5位数相乘的乘法器。

用发光二极管显示输入数值，用7段显示器显示十进制结果。

乘数和被乘数分两次输入。

在输入乘数和被乘数时，要求显示十进制输入数据。

输入显示和计算结果显示，采用分时显示方式进行，可参见计算器的显示功能

时钟

结果寄存

累加器

相乘逻辑

移位寄存

被乘数

乘数

3.设计步骤

模块说明：

由CH,DH控制数据的输入，由SHUJU端输入数据，当CH,DH为0，0时输入被乘数，由输出端A输出，当按下“乘号键CH”即CH,DH为1，0时输入乘数，由输出端B输出，当RESET为0时输出端清零。

VHDL程序代码如下：

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_ARITH.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYshuruIS

PORT（CH,DH,RESET,CLK:

INSTD_LOGIC;

shuju:

INSTD_LOGIC_VECTOR（4DOWNTO0）;

A,B:

OUTSTD_LOGIC_VECTOR（4DOWNTO0））;

ENDshuru;

ARCHITECTUREbehaveOFshuruIS

BEGIN

PROCESS（CH,DH,shuju,RESET,CLK）

IFCLK'

EVENTANDCLK='

THEN

IFRESET='

00000"

;

ELSE

IFCH='

ANDDH='

THEN

=shuju;

ELSIFCH='

ELSENULL;

ENDIF;

ENDPROCESS;

ENDbehave;

分别由AO和BO端接收被乘数和乘数，由CJ端输出带符号位的二进制乘积结果。

此模块由三个子模块组成：

“数字与符号分离子模块”，“乘法运算子模块”及“数字与符号重组子模块”。

ENTITYyunsuanIS

PORT（A0:

B0:

CJ:

OUTSTD_LOGIC_VECTOR（8DOWNTO0））;

ENDyunsuan;

ARCHITECTUREBEHAVEOFyunsuanIS

COMPONENTsffl

PORT（A,B:

FH:

OUTSTD_LOGIC;

C,D:

OUTSTD_LOGIC_VECTOR（3DOWNTO0））;

ENDCOMPONENT;

COMPONENTMUL

PORT（E,F:

INSTD_LOGIC_VECTOR（3DOWNTO0）;

OUTSTD_LOGIC_VECTOR（7DOWNTO0））;

COMPONENTsfcz

PORT（Q:

INSTD_LOGIC_VECTOR（7DOWNTO0）;

FHO:

CJO:

SIGNALC1,D1:

STD_LOGIC_VECTOR（3DOWNTO0）;

SIGNALFHW:

STD_LOGIC;

SIGNALOUT1:

STD_LOGIC_VECTOR（7DOWNTO0）;

BEGIN

U1:

sfflPORTMAP（A=>

A0,B=>

B0,C=>

C1,D=>

D1,FH=>

FHW）;

U2:

MULPORTMAP（E=>

C1,F=>

D1,Q=>

OUT1）;

U3:

sfczPORTMAP（Q=>

OUT1,FHO=>

FHW,CJO=>

CJ）;

ENDBEHAVE;

数字与符号分离子模块：

程序代码如下：

ENTITYsfflIS

PORT（A,B:

ENDsffl;

ARCHITECTUREbehaveOFsfflIS

=A（3DOWNTO0）;

=B（3DOWNTO0）;

FH<

=A（4）XORB（4）;

乘法运算子模块：

ENTITYMULIS

ENDMUL;

ARCHITECTUREbehaveOFMULIS

SIGNALQ1:

SIGNALQ2:

STD_LOGIC_VECTOR（4DOWNTO0）;

SIGNALQ3:

STD_LOGIC_VECTOR（5DOWNTO0）;

SIGNALQ4:

STD_LOGIC_VECTOR（6DOWNTO0）;

SIGNALFF0:

SIGNALFF1:

SIGNALFF2:

SIGNALFF3:

FF0<

=F（0）&

F（0）&

F（0）;

FF1<

（1）&

（1）;

FF2<

（2）&

（2）;

FF3<

=F（3）&

F（3）&

F（3）;

Q1<

=EANDFF0;

Q2<

=（EANDFF1）&

Q3<

=（EANDFF2）&

00"

Q4<

=（EANDFF3）&

000"

=Q1+Q2+Q3+Q4;

数字与符号重组子模块：

ENTITYsfczIS

PORT（Q:

ENDsfcz;

ARCHITECTUREbehaveOFsfczIS

CJO<

=FHO&

ENDbehave;

当CH,DH为0，0时显示被乘数，当按下“乘号键CH”即CH,DH为1，0时显示乘数，当按下“等号键DH”即CH,DH为1，1时显示乘积。

ENTITYxskzIS

PORT（CH:

DH:

CLK:

AIN:

BIN:

CJIN:

INSTD_LOGIC_VECTOR（8DOWNTO0）;

shuchu:

ENDxskz;

ARCHITECTUREbehaveOFxskzIS

PROCESS（CH,DH,CLK）

IF（CLK'

）THEN

IF（CH='

shuchu<

=AIN（4）&

0000"

AIN（3DOWNTO0）;

ELSIF（CH='

=BIN（4）&

BIN（3DOWNTO0）;

=CJIN;

由AIN端接收要显示的二进制内容，输出转换成十进制后各位对应的数码管显示代码。

此模块由六个子模块组成：

“输出数字与符号分离子模块”，“进制转换子模块”，“消零子模块”，“符号位数码管显示子模块”，“数字位数码管显示子模块”和“灭点子模块”。

此模块组成结构如下：

输出数字与符号分离子模块：

ENTITYoutsfflIS

PORT（AIN:

fhout:

OUTSTD_LOGIC_VECTOR（3DOWNTO0）;

shujuout:

ENDoutsffl;

ARCHITECTUREbehaveOFoutsfflIS

SIGNALB:

=AIN（8）;

PROCESS（B）

CASEBIS

WHEN'

fhout<

0001"

WHENOTHERS=>

=NULL;

ENDCASE;

shujuout<

=AIN（7DOWNTO0）;

进制转换子模块：

此模块是用来对结果进行二进制到十进制转换的，便于在显示数码管上显示。

定义3个变量A1,A2,A3，并赋初值为0，从高到低判断输入的数据A（二进制）的各个位，首先是百位，若大于一百，则A3加1，EJZ减去100；

然后是十位，若大于十，则A2加1，EJZ减去10；

最后是个位，直接将EJZ剩余值赋值给A1。

依次将A1,A2,A3赋值给GOUT,SOUT,BOUT输出。

modulezhuanhuan（clk,a,bout,sout,gout）;

inputclk;

input[7:

0]a;

output[3:

0]bout,sout,gout;

reg[3:

0]A1,A2,A3,bout,sout,gout;

reg[7:

0]aa;

reg[2:

0]num;

always@（posedgeclk）

begin

case（num）

begin

aa[7:

0]<

=a;

num<

=1;

A1<

=0;

A2<

A3<

end

if（aa>

=100）

=A3+1;

aa<

=aa-100;

end

elseif（（aa>

=10）&

（aa<

100））

=A2+1;

=aa-10;

=1）&

10））

=aa;

else

=2;

gout<

=A1;

sout<

=A2;

bout<

=A3;

default:

num<

endcase

endmodule

消零子模块：

ENTITYxiaolingIS

PORT（B:

BOUT:

SOUT:

GOUT:

ENDxiaoling;

ARCHITECTUREbehaveOFxiaolingIS

PROCESS（B,S,G）

IF（B="

IF（S="

IF（G="

BOUT<

1010"

SOUT<

GOUT<

=G;

=S;

=B;

符号位数码管显示子模块：

ENTITYfh_ledIS

PORT（fh:

fh_show:

OUTSTD_LOGIC_VECTOR（6DOWNTO0））;

ENDfh_led;

ARCHITECTUREbehaveOFfh_ledIS

PROCESS（fh）

CASEfhIS

WHEN"

fh_show<

1111111"

0111111"

0000000"

数字位数码管显示子模块：

ENTITYshuzi_ledIS

PORT（shuzi:

shuzi_show:

ENDshuzi_led;

ARCHITECTUREbehaveOFshuzi_ledIS

PROCESS（shuzi）

BEGIN

CASEshuziIS

shuzi_show<

1000000"

1111001"

0010"

0100100"

0011"

0110000"

0100"

0011001"

0101"

0010010"

0110"

0000010"

0111"

1011000"

1000"

1001"

0010000"

灭点子模块：

4.整体仿真

仿真整体波形如下：

以输入被乘数-9，乘数12，输出乘积-108为例：

5.调试中遇到的问题及解决的方法

1．在进行整体编译时，出现芯片的逻辑资源不足而无法继续编译的问题。

该问题困扰了我很长时间，一开始以为是程序不精简，但后来在同学的提

展开阅读全文