数字电路与逻辑设计课程设计Word下载.docx

数字电路与逻辑设计课程设计Word下载.docx

《数字电路与逻辑设计课程设计Word下载.docx》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计课程设计Word下载.docx（24页珍藏版）》请在冰豆网上搜索。

题目：

1.简易数字电子钟的设计与制作

2.简易数字频率计的设计与制作

3.简易智力竞赛抢答器的设计与制作

4.简易玩具电子琴的设计与制作

5.自选题目：

设计实验一

一、实验题目：

简易数字电子钟的设计与制作

二、设计目的

1、了解计时器主体电路的组成及工作原理；

2、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

3、熟悉集成电路及有关电子器件的使用；

三、实验要求

要求设计一个能显示两位秒信号的数字电子钟，分电路设计、电路安装、电路调测三个阶段完成。

4、实验内容

（一）.设计原理思路：

本次设计以数字电子为主，分别对时钟信号源、秒计时显示、分计时显示、小时计时显示进行设计，然后将它们组合，来完成时、分、秒的显示并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。

电路主要使用集成计数器，如74ls90、74ls48，LED数码管及各种门电路和基本的触发器等，电路使用直流电源供电，很适合在日常生活中使用数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

数字电子钟由以下几部分组成：

六十进制秒、分计数器、二十进制时计数器；

以及秒、分、时的译码显示部分等。

（二）实验电路图

图1数字电子钟

（三）元器件选择及介绍

74LS90

计数器是一种中规模二一五进制计数器。

它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；

FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。

将输出QA与输入B相接，构成8421BCD码计数器；

B、将输出QD与输入A相接，构成5421BCD码计数器；

C、表中H为高电平、L为低电平、×

为不定状态。

74LS90具有如下的五种基本工作方式：

（1）五分频：

即由FD、FC、和FB组成的异步五进制计数器工作方式。

（2）十分频（8421码）：

将QA与CK2联接，可构成8421码十分频电路。

（3）六分频：

在十分频（8421码）的基础上，将QB端接R1，QC端接R2。

其计数顺序为000～101，当第六个脉冲作用后，出现状态QCQBQA=110利用QBQC=11反馈到R1和R2的方式使电路置“0”。

（4）九分频：

QA→R1、QD→R2，构成原理同六分频。

（5）十分频（5421码）：

将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。

此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；

构成五分频和十分频时，R1、R2端亦必须有一端接地。

LM555

555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；

从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；

下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。

1脚为地。

2脚为触发输入端；

3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。

当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；

2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。

6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入 

电压大于2 

Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。

3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。

4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。

5脚是控制端。

7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。

5.元器件清单

+5V直流电源

10μF、0.1μF电容

10K

75K电阻

数码显示器

六．实验心得

此次的电路实验，不仅是学会实验技术，更是掌握了实验方法，即用实验检验理论的方法，将平时所学到的简单计数器组合起来做成一个数字频率计。

做试验前更是要将老师上课所讲的内容理解透彻，因为这是做实验的基础，在做实验时虽然我还遇到了不少的问题，但是通过老师和同学们的帮助，我完成了实验，并得到很多知识，连线过程中，导线多，链接繁琐，更应该认真仔细的检查，排除错误。

本次设计让我学会了很多，让我对以前学过的知识得以掌握，对未学知识也了解了一下。

在实验具体的操作过程中，对理论知识也有了进一步的了解，真正达到了理论指导实践，实践检验理论的目的。

在实验过程中，我遇到了，线路不通，芯片损坏等问题。

在实验中若是遇到问题，不应该盲目将导线拆掉，应该从根本出发找到问题的根源。

此次实验，不仅有利于掌握知识体系与学习方法，更有利于激发我们学习的主动性，增强自信心，而且有利于书本知识技能的巩固和迁移。

设计实验二

1、实验题目：

简易数字频率计的设计与制作

2、实验目的

1.了解数字频率计电路的组成及工作原理；

2.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

设计一个数字频率计，要求检测频率范围10Hz~99Hz，两位数码管显示。

由555组成多谐振荡器作为被测源，555构成单稳态触发器控制闸门，计数器由2个74LS160组成。

四、实验内容

（一）设计原理思路

时基电路的作用是产生一个标准时间信号，有定时器555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）。

若已知振荡器的频率由公式可以计算出电阻及电容C的值。

若振荡器C1=10uf，则

R3=t/0.7c=35.7kΩ取标称值36kΩ

R2=（t/0.7c）-R2=107kΩ取R2=47KΩRP=100KΩ；

电路如下图。

在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号。

脉冲信号可由两个单稳态触发器产生，他们的脉冲宽度由电路的时间常数决定。

设锁存器信号和清零信号的脉冲宽度相同。

如果要求t=0.02s,则t=0.02s，C5=4.4uf（取标值4.7uF）,触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲，其波形关系正好满足所示波形的要求。

手动复位开关S按下时，计数器清零。

74LS160

用于快速计数的内部超前进位 

·

用于n 

位级联的进位输出 

同步可编程序 

有置数控制线 

二极管箝位输入 

直接清零 

同步计数 

160 

是十进制计数器 

也就是说它只能记十个数 

从0000-1001（0-9） 

到9 

之后再来时钟 

就回到0 

首先是clk 

这是时钟 

之后是 

rco 

这是输出，MR是复位 

低电频有效（图上接线前面花圈的都是低电平有效） 

load是置数信号 

当他为低电平时 

在始终作用下 

读入D0到D3 

为了使161正常工作ENP和ENT接1 

，另外D0到D3是置数端 

，Q0到Q3是输出端 

555定时器

1脚为地。

2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。

6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。

7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。

可应用：

（1）构成施密特触发器，用于TTL系统的接口，整形电路或脉冲鉴幅等；

（2）构成多谐振荡器，组成信号产生电路；

（3）构成单稳态触发器，用于定时延时整形及一些定时开关中。

555应用电路采用这3种方式中的1种或多种组合起来可以组成各种实用的电子电路，如定时器、分频器、元件参数和电路检测电路、玩具游戏机电路、音响告警电路、电源交换电路、频率变换电路、自动控制电路等。

五.元器件清单

74LS160，导线，+5V直流电源，1μF、0.01μF电容，200K、2.2K、1.2M电阻，定时器555，数码显示器

六.总结设计电路的特点和方案的优缺点。

该电路简单明了，可以实现简易数字频率计的功能，更好的应用了74LS160。

七.参考文献

《数字电子技术基础（第五版）》

8.实验心得

设计实验三

一.实验题目：

简易智力竞赛抢答器的设计与制作

二.实验要求

抢答器可供四组抢答，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。

主持人具有将抢答器复原的功能。

智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路，主要由开关阵列电路、触发锁存电路、显示电路几部分构成。

三.实验内容

（1）根据功能要求构建总体设计方案，比较和选定设计的系统方案，确定整个电路的组成及各单元电路完成的功能，画出系统框图。

（2）单元电路的设计、参数计算、器件选择及介绍。

（3）画出完整的总体电路设计图（器件型号、元件参数应标出）和必要的波形图，并说明电路的工作原理。

（一）实验原理

智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路。

选手通过按键开关电路发出抢答信号，先按动者，抢答成功，触发所存电路将该信息保持下来，同时封锁其他选手的输入。

抢答成功后对应灯亮，并启动声响电路发出抢答成功提示。

主持人按键电路发出复位信号使触发锁存电路的各输出清零。

所以主要由开关阵列电路、触发锁存电路、显示电路几部分构成。

（1）开关阵列电路是由多路开关组成，竞赛者与开关相对应。

（2）触发所存电路是当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱。

（3）显示电路即按钮开关按下时对应的指示灯亮。

抢答开始前，抢答者的四个按钮均末按下，锁存器的输入端都为0，主持人通过复位按钮使时钟端为l，因此锁存器清零，四个发光二极管均不亮：

同时输出为0，蜂鸣器不发声。

当有人抢答时，例如按钮被按下，锁存器的D1输入端为1，对应的输出端Ql由0变为1，经反相后驱动对应的发光二极管发光；

同时Q1’由1变为0，使输出为1，蜂鸣器因此而发声，表示对应的选手优先抢答成功。

G1门输出的高电平经过G2门后使时钟端CL由1变0（此时主持人的按扭已经断开），从而使其由接收状态转为锁存状态，禁止后抢答者的信号存入锁存器，因此即使其他选手再按下所对应的按钮也不起作用。

图3智力竞赛抢答器

（三）器件选择及介绍：

（1）555定时器：

555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用十分广泛。

该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，因而广泛用于信号的产生、变换、控制与检测。

它的内部电压标准使用了三个5K的电阻，故取名555电路。

其电路类型有双极型和CMOS型两大类，两者的工作原理和结构相似。

几乎所有的双极型产品型号最后的三位数码都是555或556；

所有的CMOS产品型号最后四位数码都是7555或7556，两者的逻辑功能和引脚排列完全相同，易于互换。

555和7555是单定时器，556和7556是双定时器。

双极型的电压是+5V~+15V，输出的最大电流可达200mA，CMOS型的电源电压是+3V~+18V。

（2）74LS175

电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。

电路进入筹办状态。

这时候，假设有按键A被按下，4D的输出将由低酿成高电平，使4Q输输出为高电平经过或门U3A驱动数码管使数码管预示1（选手A的编号），同时使/4Q（4Q非）输出为低电平经过与门U4A输出低电平，此低电平与时钟脉冲经过与非门U2A形成一个上涨沿作为74LS175CLK的输入。

因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。

达到了既定的功能方针

（3）74LS20

74ls20是一个四输入一输出的与非门组合的芯片，逻辑功能是完成四个输入的逻辑与非计算功能，1、2、4、5脚输入，6脚输出，13、12、10、9脚输入，8脚输出，3、11两个脚空的，7脚接GND，14脚接Vcc

（4）74LS04

74LS04是六非门反相器，它的工作电压是5V，内部含有6个CMOS反相器。

74LS04的作用就是反相把1变成0，平时使用的过程中注意不要把芯片的管教顺序弄错了。

四.在安装调试中的方法技巧，遇到的问题、原因及解决方法

1、这次设计的抢答器电路图简单，很多芯片的逻辑功能也都很清楚所以在调试时可以前判断该电路会是怎样的结果，对于这个抢答器,它涉及的大多都是数字电路的问题.所需要调试的值并不多.首先将各个模块连接到一起后,注意检查各个部分是否连接正确,还得仔细地看一下所用器件的型号是不是我们要的那种,在确保连接无误的情况下.那就能将整个电路进行防真了。

按动各个按键，看看各管脚的电平变化是不是正确的，同时观察各个集成器件的各个管脚的电平变化情况，以及数码显示器的显示是否正确.如有不正确的就将其逐个问题解决了再进行后面的调试，调试4D触发器，各输入管脚均接入二极管，控制开关，检查4个二极管是否均正常发光。

调试555脉冲源，将脉冲源接到逻辑笔中，观察是否有脉冲效果。

调试扬声器，对其输入一个高电平或低电平，检查工作状态。

组装各器件，进行统调。

按下四个开关按钮中的任一个，与其编号对应的LED被点亮，其他不亮，同时扬声器响。

直到所有问题都解决了为止。

555定时器一个

74LS04芯片

74LS20

74LS175

电阻、电容、导线、直流电源

在本次设计中，我对电路设计更加熟练的掌握，在此期间，我和同学们克服困难成功完成本次课题，电路实验意在提高我们的动手动脑能力，在连接各元器件之间犹豫管脚过多而导致连接错误是很常见的事情，只有细心观察，找出错误，反复实验，才能完成实验。

设计实验四

一、实验题目

简易玩具电子琴的设计与制作

二、设计任务及主要性能指标和要求

1．能发出1、2、3、4、5、6、7、1八个音符；

2．用按键作为键盘；

3．C调到B调对应频率为：

调

频率（HZ）

261.63*2

B

493.88

A

440.00

G

392.00

F

349.23

E

329.63

D

293.66

C

261.63

三、电路的设计

1.设计方案

主要用一个555芯片以及LM386芯片来实现电子琴功能。

555芯片是用来产生振荡信号，再经LM386集成功率放大器将信号放大，用八个电阻来实现1、2、3、4、5、6、7、0八个不同的音频音阶。

与方案一相比方案二选择的元器件也不是很多，再加上电路比较简单，所以在后续实验操作时不会造成很大的困难，更重要的是，它得到的音阶较准，声音较大，基本符合设计的要求，所以选用的是此方案。

2.电路组成

1　按键模块：

老师准备好的器件

2　音调发声模块：

由一个555芯片和几个电容还有电阻组成多谐振荡器

3　音响模块：

3.功能

多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。

多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换，故又称它为无稳态电路。

由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接处。

由于接通电源瞬间，电容C来不及充电，电容器两端电压uc为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。

这时，电源经R1，R2对电容C充电，使电压uc按指数规律上升，当uc上升到（2/3）Vcc时，输出uo为低电平，放电管VT导通，把uc从（1/3）Vcc上升到（2/3）Vcc这段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间有关。

充电时间常数T充=（R1＋R2）C。

1.单元电路的设计

1　地GND；

2　触发器

3　OUT输出端

4　复位R接低电平时及电路不工作，不用时应接高电平；

5　CO或VC为控制电压端。

若此端外接电压，则可以改变内部两个比较器的基准电压，当该端不用时，应该将该段传入串入一只电容接地，以防引入干扰；

6　D放电端。

该端与放电管集电极相连，用作定时器式电容的放电；

7　VCC（或VDD）外接电源VCC，双极性是基电路VCC的范围是4.5-16v，一般5v。

2.参数计算

通过计算得到可调电阻的阻值。

逐个调节可变电阻的阻值，使每个阻值都对应所需的阻值后，电子琴发出所需要的声音，达到了设计的预期效果。

计算周期的公式为：

T=0.7（Rw+2R9）*C1,

计算频率的公式为：

f=1/[0.7（Rw+2R9）*C1]。

通过计算可知：

R1=18.0631KΩ（f1=261.6Hz）；

R2=16.1065KΩ（f2=293.6Hz）；

R3=7.327KΩ（f3=329.6Hz）；

R4=13.5234KΩ（f4=349.2Hz）；

R5=12.0437KΩ（f5=392.0Hz）；

R6=10.737KΩ（f6=440.0Hz）；

R7=4.876KΩ（f7=493.9Hz）；

R8=76.7725KΩ（f8=523Hz）。

3.器件选择

频率振荡电路主要以一个555芯片为主；

（a）玩具电子琴电路设计图

2.电路的工作原理

555定时器是一种中规模集成电路，外形为双列8脚结构，体积小，使用起来方便。

只要在外部配上几个合适的阻容元件，就可以构成施密特触发器、单稳态触发器及多谐振荡器等脉冲信号产生与变换电路。

它在博兴的产生与变换、测量与控制、定时电路、家用电器、电子玩具、电子乐器等方面有广泛的应用。

由555定时器电路组成的多谐振荡器，它的振荡频率可以通过改变振荡电路中的RC原件的数量进行改变。

根据这一原理，通过设定一些不同的RC数值并通过控制电路，按照一定的速度一次将不同的RC组件介入振荡电路，就可以使振荡电路按照设定的要求及，有节奏的发射已设定的音频信号与音乐。

1、在安装调试中的方法技巧，遇到的问题、原因及解决方法。

根据电路图连接线路，根据图中的标记按顺序进行连接，但第一次调试时并未发生声音，经过检查发现扩音器个按键板接线出现差错，于是在老师的帮助下重新进行了第二次调试，这一次终于成功了。

这也使我对这个实验更加印象深刻。

四、元器件清单

名称

型号

数量

芯片

555

1

电阻

2K

2

3K

4K

5.1K

3

7.5K

电容

0.01uf

0.1uf

4.7uf

蜂鸣器

导线

若干

五、总结设计电路的特点和方案的优缺点。

设计电路的结构简单，且所运用芯片的引脚简单，所使用成本较低，电路连接过程中也不易出错，方案的优点在于简化了电路，缺点在于时钟产生脉冲不是特别稳定，且最后数据不是特别准确。

六、设计收获体会

这个实验相比于其他实验是比较简单的，所以完成这个时间也没有费太多的时间，增强了对该门课程的兴趣。

自选题目

一、设计题目与要求

设计题目：

设计要求：

1．用24小时制进行时间显示；

2．能够显示小时、分钟；

3．每秒钟要有闪烁指示；

4．上电后从“00：

00”开始显示。

二、设计原理及其框图

1.数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。

图1所示为数字钟的一般构成框图。

图1数字电子时钟方案框图

⑴多谐振荡器电路

多谐振荡器电路给数字钟提供一