天津科大数字电子技术与逻辑测试题2选择题有解答Word格式.docx
《天津科大数字电子技术与逻辑测试题2选择题有解答Word格式.docx》由会员分享，可在线阅读，更多相关《天津科大数字电子技术与逻辑测试题2选择题有解答Word格式.docx（31页珍藏版）》请在冰豆网上搜索。
对于普通编码器和优先编码器下面的说法正确的是
普通编码器和优先编码器都允许输入多个编码信号
普通编码器和优先编码器都只允许输入一个编码信号
普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号
普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号
在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱；
优先编码器在设计时已将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，所以允许同时输入两个以上的编码信号
4:
8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为
101
100
001
010
优先编码器74HC148中的输入端I5’比I1’的优先权高，所以对I5’的信号进行编码，但74HC148输出的是反码
5:
二—十进制编码器输出为
三位二进制数
BCD代码
十进制数
二十进制数
B
二—十进制编码器是将10个输入信号分别编成10个BCD代码
6:
译码器的逻辑功能是将
输入的二进制代码译成对应输出的二进制代码
输入的高、低电平译成对应输出的二进制代码
输入的高、低电平译成对应输出的高、低电平
输入的二进制代码译成对应输出的高、低电平
译码是编码的反操作，译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号
7:
3线—8线译码器74HC138，当片选信号S1S2´
S3´
为（）时，芯片被选通
010
101
74HC138的控制端S1=1，S2´
+S3´
=0时，译码器处于工作状态
8:
3线—8线译码器74HC138，数据输入端A2A1A0为011时，输出
Y3´
为0
为1
Y4´
为1
A
011十进制为3
9:
二—十进制译码器输入为（）
二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号
10:
BCD—七段显示译码器7448当（）时，使本该显示的0熄灭
灭零输入RBI’为0，且数据输入为0
灭零输入RBI’为0
灭零输入RBI’为1，且数据输入为0
灭零输入RBI’为1
灭零输入RBI’为0时，把不希望显示的零熄灭
11:
数据选择器输入数据的位数m和输入地址的位数n之间的关系是
m=n
m=2n
m与n无关系
输入地址组成的二进制状态数与输入数据的位数相同
12:
超前进位加法器74LS283当被加数A=1010，加数B=0101，低位进位Ci=1时，则求和的结果是
S=1111，Co=1
S=0000，Co=1
S=1111，Co=0
S=1111，Co=0
将加数与被加数以及进位输入作二进制加法运算
13:
下列说法正确的是
加法器不可以设计成减法器
用加法器可以设计任何组合逻辑电路
用加法器不可以设计组合逻辑电路
用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式
如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则可用加法器来设计这个逻辑函数
14:
4位数值比较器74LS85三个扩展端不用时应按（）连接
选项A
选项B
选项C
选项D
15:
两输入的与门在下列（）时可能产生竞争—冒险现象
一个输入端为0，另一个端为1
一个输入端发生变化，另一个端不变
两个不相等的输入端同时向相反的逻辑电平跳变
两个相等的输入端同时向相反的逻辑电平跳变
门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争
16:
以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路
二进制译码器
数据选择器
数值比较器
七段显示译码器
数据选择器只有一个输出端，其余不是
17:
若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位
5
6
10
50
编码对象的个数小于等于输出二进制代码位数的n次方。
n取最小值
18:
一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个
1
2
4
16
19:
组合逻辑电路消除竞争冒险的方法有（
修改逻辑设计
在输出端接入滤波电容
后级加缓冲电路
屏蔽输入信号的尖峰干扰
输出端接入滤波电容可以滤除竞争冒险产生的尖峰
20:
101键盘的编码器输出（）位二进制代码
7
8
101键盘的编码器输出ASCII码
21:
四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）
A1´
A0´
D0+A1´
A0D1+A1A0´
D2+A1A0D3
D0
A1´
A0D1
A1A0´
D2
四选一数据选择器的Y=A1´
D2+A1A0D
22:
一个8选一数据选择器的数据输入端有（）个
8选一数据选择器输入端为8
23:
在下列逻辑电路中，不是组合逻辑电路的有
译码器
编码器
全加器
寄存器
寄存器为时序逻辑电路
24:
八路数据分配器，其地址输入端有（）个
3
4
八路数据分配器数据输入端的个数等于2的n次方，n为地址输入端的个数
25:
下列各函数等式中无冒险现象的函数式有
F=B´
C´
+AC+A´
B
F=A´
+BC+AB´
+A´
B+BC+AB´
在其他变量取所有值时，如果不出现A+A´
的形式就不会存在竞争冒险
26:
函数F=A´
+AB+B´
，当变量取值为（）时，将不出现冒险现象
B=C=1
B=C=0
A=1，C=0
A=0，B=0
27:
用三线-八线译码器74LS138实现反码输出的8路数据分配器，应
S1=1，S2´
=D，S3´
=0
=D
=0，S3´
S1=D，S2´
=0
译码器74LS138输出低电平有效，即输出与S1反相，与S2´
、S3´
同相
28:
用四选一数据选择器实现函数Y=A1A0+A1´
A0，应使
D0=D2=0，D1=D3=1
D0=D2=1，D1=D3=0
D0=D1=0，D2=D3=1
D0=D1=1，D2=D3=0
D2+A1A0D3，若D0=D2=0，D1=D3=1，则Y=A1A0´
+A1A0
29:
用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=A2+A2´
，应（）
用与非门，Y=（Y0´
Y1´
Y5´
Y6´
Y7´
）´
用与门，Y=Y2´
用或门，Y=Y2´
+Y3´
用或门，Y=Y=Y0´
+Y1´
+Y4´
+Y5´
+Y6´
+Y7´
Y=A2+A2´
=A2A1´
+A2A1´
A0+A2A1A0´
+A2A1A0+A2´
A0+A2´
=（Y0´
30:
下列表达式中不存在竞争冒险的有（）
Y=B´
+AB
Y=AB+BC
Y=ABC´
+AB´
Y=（A+B´
）AD´
在其他变量取所有值时，如果出现A+A´
的形式就会存在竞争冒险
第五章触发器
具有：
置0、置1、保持和翻转功能的触发器是（）。
JK触发器
SR触发器
D触发器
T触发器
JK触发器的特性为：
J=0，K=0时，Q状态为保持;
J=0，K=1时，Q状态为置0;
J=1，K=0时，Q状态为置1;
J=1，K=1时，Q状态为翻转
对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。
0
Q'
不确定
J=1，K=1时，Q状态为翻转，即Q=Q’
有一个或非门构成的SR锁存器，欲使该锁存器保持原态即Q*=Q,则输入信号应为（）。
S＝R＝0
S＝R＝1
S＝1，R＝0
S＝0，R＝1
或非门构成的SR锁存器的特性为：
R=1,S=0Q*=0,Q*’=1，即锁存器被置0（0状态）；
R=0,S=1Q*=1,Q*’=0，即锁存器被置1（1状态）；
R=S=0，Q*=Q，即锁存器保持原态；
R=S=1Q*=Q*’=0，此为不允许输入。
JK触发器要实现Q*=1时，J、K端的取值为（）。
J=0,K=1
J=0,K=0
J=1,K=1
J=1,K=0
将D触发器的D端与它的Q'
端连接，假设初始状态Q=0，则经过1个脉冲作用后，它的状态Q为（）。
不确定
翻转
D触发器的特性为：
D=0时,Q*=0,Q*’=1，即触发器被置0（0状态）；
D=1时,Q*=1,Q*’=0，即触发器被置1（1状态）；
即：
Q*=D
下列触发器中，没有约束条件的是（）。
基本RS触发器
主从RS触发器
同步RS触发器
边沿D触发器
RS触发器的特性方程为：
Q*=S+R’Q,SR=0（约束条件）;
D触发器的特性方程为：
要使JK触发器的输出Q从1变成0，它的输入信号JK应为（）。
00
01
无法确定
您选
升级会员 