微机接口复习资料总结04732Word下载.docx
《微机接口复习资料总结04732Word下载.docx》由会员分享,可在线阅读,更多相关《微机接口复习资料总结04732Word下载.docx(33页珍藏版)》请在冰豆网上搜索。
8086微处理器内部的另一个功能部件,由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成,BIU同外部总线连接为EU完成所有的总线操作,并计算形成20位的内存物理地址:
(3)最小方式
8086微处理器的—种工作方式,在该方式下,由8086提供系统所需要的全部控制信号,用以构成一个单处理器系统。
此时MN/MX*线接VCC(高电平)。
(4)最大方式
8086微处理器的另一种工作方式,在该方式下,系统的总线控制信号由专用的总线控制器8288提供,构成一个多处理机或协处理机系统。
此时MN/MX*线接地。
(5)指令周期
执行一条指令所需要的时间称为指令周期包括取指令、译码和执行等操作所需的时间。
(6)总线周期
CPU通过总线操作完成同内存储器或I/O接口之间一次数据传送所需要的时间。
(7)时钟周期
CPU时钟脉冲的重复周期称为时钟周期,时钟周期是CPU的时间基准.
(8)等待周期
在CPU对内存或外设接口进行读写操作时,当被选中进行数据读写的内存或外设接口无法在3个T(时钟周期)内完成数据读写时,就由该内存或外设接口发出一个请求延长总线周期的信号,CPU在接收到该请求信号后,就在T3与T4之间插入—个时钟周期,这称为等待周期Tw,在Tw期间,总线信号保持不变。
(9)指令的寻址方式
所谓指令的寻址方式是指“指令中操作数的表示形式”,操作数用一个数据直接给出的称为“立即寻址”,例如MOVAL,80H中的80H。
操作数是一个寄存器的符号,例如上条指令中的AL,称为寄存器寻址。
操作数是一个内存地址,则称为“存储器寻址”,
存储器寻址中,根据内存地址给出的方式又分为直接寻址、寄存器间接寻址、基址寻址和变址寻址等。
(10)MMX
MMX—MultiMediaExtension,多媒体扩展。
这是为提高PC机处理多媒体信息和增强通信能力而推出的新一代处理器技术,通过增加4种新的数据类型,8个64位寄存器和57条新指令来实现的。
(11)SEC
SEC———SingleEdgeContact,单边接触。
这是PmntiiumII微处理器所采用的新的封装技术。
先将芯片固定在基板上,然后用塑料和金属将其完全封装起来,形成一个SEC插盒封装的处理器,这一SEC插盒通过Slot1插槽同主板相连。
(12)SSE
SSE——StreamingSIMDExtensions,数据流单指令多数据扩展技术。
采用SSE技术的指令集称为SSE指令集,PentiumIII微处理器增加了70条SSE指令,使PentiumIII微处理器在音频、视频和3D图形领域的处理能力大为增强。
(13)乱序执行
指不完全按程序规定的指令顺序依次执行,它同推测执行结合,使指令流能最有效地利用内部资源。
这是PentiumPro微处理器为进一步提高性能而采用的新技术。
(14)推测执行
是指遇到转移指令时,不等结果出来便先推测可能往哪里转移而提前执行。
由于推测不一定全对,带有一定的风险,又称为“风险执行”。
2.简述8086中逻辑地址与物理地址的关系。
解;
逻辑地址是允许在程序中编排的地址,
8086的逻辑地址有段基值和段内偏移量两部分。
段基值存放在对应的段寄存器中,段内偏移量由指令给出。
物理地址是信息在存储器中实际存放的地址。
在8086系统中,物理地址形成过程为:
将段寄存器中存放的段基值(16位)左移4次再加偏移量,得20位的物理地址。
3.简述80386中逻辑地址、线性地址与物理地址的关系。
80386系统中有3种存储器地址空间——逻辑地址、线性地址和物理地址。
80386芯片内的分段部件将逻辑地址空间转换为32位的线性地址空间,
80386芯片内的分页部件将线性地址空间转换为物理地址空间。
若不允许分页部件操作,则经分段部件操作后即为物理地址。
4.说明标志位中溢出位与进位位的区别。
进位位CF是指两个操作数在进行算术运算后,最高位(8位操作为D7位,16位操作为D15位)是否出现进位或借位的情况,有进位或借位,CF置“1”,否则置“0”。
溢出位OF是反映带符号数(以二进制补码表示)运算结果是否超过机器所能表示的数值范围酌情况。
对8位运算,数值范围为-128~+127,对16位运算,数值范围为-32768~+32767。
若超过上述范围,称为“溢出”,OF置“1”。
溢出和进位是两个不同的概念,某些运算结果,有“溢出”不一定有“进位”,反之,有“进位”也不一定有“溢出”。
5.说明8086中段寄存器的作用。
8086微处理器中的16位寄存器,用来存放对应的存储段的段基值—段起始地址的高16位。
通过段寄存器值和指令中给出的16位段内偏移量可得出存储器操作数的物理地址(20位)。
6.写出寄存器AX、BX、CX、DX、SI和DI的隐含用法。
上述通用寄存器的隐合用法如下:
AX——在字乘/字除指令中用作累加器;
在字I/O操作时作为数据寄存器。
BX—间接寻址时,作为地址寄存器和基址寄存器;
在XLAT指令中用作基址寄存器;
CX—串操作时的循环次数计数器;
循环操作时的循环次数计数器;
DX——字乘/字除指令中用作辅助寄存器;
I/O指令间接寻址时作端口地址寄存器;
SI—间接寻址时,作为地址寄存器和变址寄存器;
串操作时的源变址寄存器;
DI——间接寻址时,作为地址寄存器和变址寄存器;
串操作时的目的变址寄存器。
10.根据8086存储器读写时序图,回答如下问题:
(1)地址信号在哪段时间内有效?
(2)读操作与写操作的区别?
(3)存储器读写时序同I/O读写时序的区别?
(4)什么情况下需要插入等待周期TW?
时序图见2.1节的图2-1和2-2。
(1)在T1周期,双重总线AD0~AD15,A16/S3~A19/S6上输出要访问的内存单元的地址信号A0~A19。
(2)读操作与写操作的主要区别为:
①DT/R*控制信号在读周期中为低电平,在写周期中为高电平;
②在读周期中,RD*控制信号在T2~T3周期为低电平(有效电平);
在写周期中WR*控制信号在T2~T3周期为低电平(有效电平),而在读周期WR*信号始终为高电平(无效电平),在写周期RD*信号始终为高电平(无效电平)。
③在读周期中,数据信息一般出现在T2周期以后,双重总线AD0~AD15上的地址信息有效和数据信息有效之间有一段高阻态,因为AD0~AD15上的数据必须在存储芯片(或I/O接口)的存取时间后才能山现。
而在写周期中,数据信息在双重总线上是紧跟在地址总线有效之后立即由CPU送上,两者之间无一段高阻态。
(3)存储器操作同I/O操作的区别是:
在存储器操作周期中,控制信号M/IO*始终为高电平;
而在I/O操作周期中,M/IO*始终为低电平。
(4)在读周期中,如果在T3周期内,被访问的内存单元或I/O端口还不能把数据送上数据总线,则必须在T3之后插入等待周期Tw,这时RD*控制信号仍为有效低电平。
在写周期中,如果在T3周期内,被访问的内存单元或I/O端口还不能把数据总线上的数据取走,则必须在T3之后插入等待周期Tw,这时WR*控制信号仍为有效低电平。
11.扼要说明80286同8086的主要区别。
解:
(1)8086只有20条地址线,可直接寻址的内存空间为2^20=1MB;
而80286有24条地址线,可直接寻址的内存空间为2^24=16MB。
(2)8086只有实地址方式,支持单任务、单用户系统;
80286有实地址方式(实方式)和保护方式(保护虚地址方式)两种,片内集成有存储管理和保护机构,支持任务中的程序和数据的保密,能可靠地支持多用户和多任务系统。
(3)在保护方式下,存储器的分段部件把整个存储空间分成可变长度的各段,段的长度≤64KB。
每个任务的虚拟存储空间最大由16K个64KB的段组成,即1024MB=1GB,该虚地址空间被映射到最大容量为16MB的物理存储器中。
(4)在保护方式下,80286采用“描述子”和“选择子”的数据结构来实现内存单元的寻址。
12.扼要说明80386同80286的主要区别。
(1)80286是16位微处理器,有24条地址线,可直接寻址的内存空间为2^24=16MB,而80386是32位微处理器,有32条数据线,32条地址线,可直接寻址的内存空间为2^32=4GB。
(2)80286是16位微处理器,它的寄存器结构基本上同8086,也是16位的;
而80386是32位微处理器,其寄存器结构除段寄存器外都是32位寄存器,分别在16位寄存器的助记符前加上E,即EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI、EIP以及EFLAG。
另外再增加了两个16位段寄存器FS和GS。
此外,80386还有系统地址寄存器、控制寄存器、测试寄存器和调试寄存器:
(3)80386有三种存储器地址空间——逻辑地址、线性地址和物理地址。
80386的分段部件将逻辑地址转换为32位的线性地址;
80386的分页部件将线性地址转换为物理地址。
(4)80286有两种工作方式——实方式和保护方式;
80386有三种工作方式——实方式、保护方式和虚拟8086方式。
14.扼要说明Pentium同PentiumPro的主要区别。
Pentium处理器是Intel公司开发的融CISC(ComplexInstructionSetComputer,复杂指令系统计算机)技术与RISC技术为一体的微处理器,称为CRIP(CISC-ROSCProcessor),其主要特点是:
(1)片内集成有三个指令处理部件:
①RISC体系结构的整数处理部件,采用超标量技术,设计了两条流水线(U流水线和V流水线),使Pentium在一个时钟周期内可以并行执行两条整数型指令;
②CISC结构的同80386兼容的处理部件,采用微码处理指令技术,负责处理不能在一个时钟周期内完成的复杂指令;
③浮点处理部件,采用8级流水的超流水线技术,使每个时钟周期能完成一个(或两个)浮点操作;
(2)片内集成了两个独立的8KB指令Cache和8KB数据Cache,增加了缓存的带宽,减少了缓存的冲突:
(3)采用分支预测技术,提高了流水线执行的效率;
(4)同80386、80486保持兼容;
(5)采用64位外部数据总线,使CPU同内存的数据传输速度可达528MB/s。
Pentium,PentiumPro的主要区别是:
(1)一个封装内安装两个芯片,一个是CPU内核,包括两个8KB的L1Cache,另一个是256KB的L2Cache。
这一L2Cache由全速总线同CPU内核相连,提高了程序的运行速度;
(2)把CISC结构的指令分解为若干像RISC指令那样的微操作,能在流水线上并行地执行,这样既保持了同以前的x86微处理器的兼容性,又提高了指令的运行速度;
(3)采用乱序执行和推测执行技术,使指令流能最有效地利用内部资源;
(4)采用超级流水线和超标量技术。
具有3种超标量结构和14级超级流水线结构,大大提高了处理器的并行处理能力。
l5.扼要说明PentiumMMX的特点。
PentiumMMX处理器是具有多媒体扩展功能的奔腾芯片,MMX即多媒体扩展,是为提高PC机处理多媒体和通信能力而推出的新技术。
PentiumMMX的主要特点是:
(1)引入了4种新的数据类型和8个64位寄存器,使一条指令就能并行执行8个8位数据,4个16位数据或2个32位数据的运算;
(2)采用饱和运算,把溢出值作为定值处理。
结果大于最大值时当作最大值,结果小于最小值时当作最小值,无需进行溢出处理;
(3)具有积和运算能力,MMX微处理器的PMADDWD指令(紧缩字相乘并加结果)即“积和运算”,可大大提高向量运算和矩阵运算的速度,在音频和视频图像的压缩和解压缩中经常用到。
16.扼要说明PentiumII同PentiumIII的特点。
PentiumII处理器把多媒体扩展技术(MMX技术)融合入PentiumPro芯片之中,使PentiumII微处理器既保持了PentiumPro原有的强大的处理功能,又增强了PC机在三维图形、图像和多媒体方面的可视化计算功能相交互功能。
PentiumII的主要特点为:
(1)采用了一系列多媒体扩展技术,包括:
①单指令多数据流技术,使一条指令能完成多重数据的工作,减少了芯片在视频、声音、图像和动画中计算密集的循环;
②为针对多媒体操作中经常出现的大量并行、重复运算,增加了57条指令,以更有效地处理声音,图像和视频数据;
(2)动态执行技术,这是为更有效地处理多重数据,提升软件速度而采用的新技术,由三种技巧组成:
①多分支跳转预测;
②数据流分析:
⑦推测执行。
(3)双重独立总线结构。
由两条总线组成双重独立总线体系结构,一条是二级Cache总线,另一条是处理器至主存储器的系统总线,使PentiumII处理器的数据吞吐能力是单一总线结构处理器的2倍,而且二级Cache的运行速度也比Pentium处理器高2倍;
(4)采用新的封装技术——SEC,同主板连接采用Slot1.
PentiumIII处理器的基本结构同PentiumII处理器相似,采用PentiumPro的微结构,具有数据Cache与指令Cache分开的L1Cache共32KB,以及512KB的L2Cache,最主要的特点是增加了70条SSE指令集(SSE—StreamingSIMDExtrnsion),又称“MMX2指令集”(第二代多媒体扩展指令集)。
内部增加了8个新的128位单精度寄存器(4×
32位),能同时处理4个单精度浮点变量,可达20亿次/秒的浮点运算速度。
第三章
(1)存储器芯片的存储容量
指存储器芯片可以容纳的二进制信息量,以存储器地址寄存器的编址数与存储字位数的乘积表示,例如6116芯片的存储器芯片的存储容量为12K×
8位,表示其地址线为12条,存储字位数为8位。
(2)存储器芯片的存取时间
定义为从启动一次存储器操作,到完成该操作所需要的时间。
(3)“对准好”的字
在8086系统中要访问的16位字的低8位字节存放在偶存储体中,称为“对准好”的字,对于对准好的字,8086CPU只要一个总线周期就能完成对该字的访问:
(4)奇偶分体
8086系统中1M字节的存储器地址空间实际上分成两个512K字节的存储体——“偶存储体”和“奇存储体”,偶存储体同8086的低8位数据总线D0~D7相连,奇存储体同8086的高8位数据线D8~D15相连,地址总线的A1~A19同两个存储体中的地址线A0~A18相连,最低位地址线A0和“总线高允许”BHE*用来分别选择偶存储体和奇存储体。
这种连接方法称为“奇偶分体”。
2.写出下列容量的RAM芯片片内的地址线和数据线的条数。
(1)4K×
8位:
地址线12条,数据线8条;
(2)512K×
4位:
地址线19条,数据线4条;
(3)1M×
1位:
地址线20条,数据线1条;
(4)2K×
地址线11条,数据线8条。
3.试说明6116芯片各引脚的功能。
6116是一种2048×
8位的静态RAM芯片,有11条地址线,用来接受CPU送来的地址信号,以选中CPU要访问的存储单元。
6116有8条数据线,用于存储单元数据的读出与写入。
控制信号线有3条——片选信号CE*用来选中所要访问的存储器芯片,CE*引脚通常同地址译码器的输出相连,而该地址译码器的输入即CPU要读写的内存单元的高位地址线。
例如,CPU的地址线为20位,而内存芯片的地址线为11位,则地址译码器的输入可以是高9位地址线(A19~A11);
写允许信号WE*和输出允许信号OE*,这两个信号是对存储芯片的写和读的控制信号,通常同CPU的WR*和RD*引脚相连。
4.试说明2164芯片各引脚的功能。
2164是一种64K×
1位的动态RAM芯片,有8条地址线,可接受16位地址信号,因此必须采用地址多路器,使16位地址信号分成8位行地址和8位列地址分时送入2164的地址线。
数据线有2条,即DIN(输入数据)和DOUT(输出数据),用来写入或读出一位数据信息。
还有三条控制信号线:
RAS*—行地址选通信号。
用来锁定8位行地址;
CAS*—列地址选通信号,用来锁定8位列地址;
WRITE*——读写控制信号,用来控制对2164芯片的读与写。
5.试说明2732芯片各引脚的功能。
2732是一种4K×
8位的可擦除可编程只读存储器芯片。
有12条地址线,可接受来自CPU的12位地址信号,以选中CPU要访问的存储单元。
2732有8条数据线,用于存储单元数据的读出与写入(在编程工作时),有两条控制信号线:
芯片允许线CE*用来选择该芯片,使其工作,输出允许线OE*用来把输出数据送上数据线,只有当这两条控制线同时有效时,才能从输出端得到读出的数据,此为读出时的条件;
在编程工作时,要求OE*线连接编程电源VPP=21V,CE*接一个50ms低电平有效的TTL编程脉冲,每加一个这样的负脉冲,控制向一个地址写入—个8位的数据。
6.用下列芯片构成存储系统,各需要多少个RAM芯片?
需要多少位地址作为片外地址译码?
设系统为20位地址线,采用全译码方式。
(1)512×
4位RAM构成16KB的存储系统:
需要16KB/512×
4=64片;
片外地址译码需11位地址线。
(2)1024×
1位RAM构成128KB的存储系统:
需要128KB/lK×
8=1024片;
片外地址译码需10位地址线;
(3)2K×
4位RAM构成64KB的存储系统:
需要64KB/2K×
2=64片;
片外地址译码需9位地址线。
(4)64K×
l位RAM构成256KB的存储系统:
需要256KB/64K×
8位=32片,片外地址译码需4位地址线。
7.图习3—1为一存储器同8086的连接图,试计算该存储器的地址范围,并说明该电路的特点。
解:
(1)电路分析:
译码器的控制端G1接M/IO*,当CPU执行存储器操作时,M/IO=“H”,满足G1有效的条件。
G2A*同“与门1”的输出端相连,与门1的输入为RD*和WR*、当
RD*为有效低电平或WR*为有效低电平时,G2A*有效(低电平),也就是说无论是“读’’或“写”都能使G2A*有效。
G2B*同“与非门2”的输出端相连,“与非门2”的输入为A17与A18,只有当A18和A17都为高电平时,G2B*为有效低电平,也就是A18,A17为11时,G2B*才有效。
存储器芯片的片选信号CS*同“与门3”的输出端相连。
“与门3”的输入同译码器输出Y2*、Y3*相连,当Y2*为低电平,或Y3*为低电平时,CS*为有效低电平,存储器芯片被选中。
Y2*为低电平A18~A14为“11010”,Y3*为低电平时A18~A14为“11011”,因此该存储器的地址范围为11010000000000000000~110111*********11111,即68000H~6FFFFH。
地址范围为32K,但该存储芯片只有14条地址线A0~A13,为16KB的容量,因此一个存储单元有两个地址对应,这是由于Y2*同Y3*都可选中该存储芯片,A14为“0”或为“1”,都能选中同一单元,只要A18~A15=1101即可。
相当于A14末参加译码,因此存在地址重叠。
另一方面,上述连接中CPU的A19未参加译码,A19为“0”或为1都可。
而上面求出的地址范围68000H~6FFFFH是A19为0的情况,显然当A19为1时,只要A18~A14为“11011”和“11010”也可选中该存储芯片,此时地址范围为“E8000H—EFFFFH”。
因此本题的存储器译码中,A19和A14未参加译码,有地址更叠,实质上一个存储单元有4个地址对应。
(2)由此可得该存储器的地址范围为:
68000H~6BFFFH,6C000H~6FFFFH或E8000H~EFFFFH,EC000H—EFFFFH
8.使用2732、6116和74LS138构成一个存储容量为12KBROM(00000H—02FFFH)、8KBRAM(03000H—04FFFH)的存储系统。
系统地址总线为20位、数据总线为8位。
(1)译码地址线安排:
12KBROM需采用3片2732,8KBRAM需采用4片6116。
2732的容量为4K×
8位,有12条地址线,片外译码的地址线为8条,6116的容量为2K×
8位,有11条地址线,片外译码的地址线为9条。
采用74LS138译码,每个输出端对应4KB地址范围,对6116,A11还需进行二次译码。
EPROM1~EPROM3的CE*分别接74LS148,SRAM的CE*同Y3*,A11经或门后的输出相连,SRAM2的CE*同Y3*,A11经或门后的输出相连,SRAM3的CE*同Y4*,A11经或门后的输出相连,SRAM4的CE*同Y3*,A11*经或门后的输出相连,则可画出如图所示的系统连接图。
9.8086CPU执行MOV[2003H],AX指令,从取指到执行指令最少需要多少时间?
设时钟频率为5MHz,该指令的机器码为4个字节,存放在1000H:
2000H开始的代码段中。
(1)该条指令的机器码为4个字节存放在1000H:
2000H开始的4个单元中。
取指令需两个总线周期,第一次取出1000H:
20O0H与1000H:
2001H两个单元中16位数据;
第二次