数字电路答案第六章.docx
《数字电路答案第六章.docx》由会员分享，可在线阅读，更多相关《数字电路答案第六章.docx（32页珍藏版）》请在冰豆网上搜索。
数字电路答案第六章
第六章可编程逻辑器件PLD
可编程逻辑器件PLD是由用户借助计算机和编程设备对集成电路进行编程，使之具有预定的逻辑功能，成为用户设计的ASIC芯片。
近年来，可编程逻辑器件从芯片密度上、速度上发展相当迅速，已成为集成电路的一个重要分支。
本章要求读者了解PLD器件的工作原理，掌握用可编程逻辑器件设计数字电路的方法。
为掌握使用电子设计自动化和可编程逻辑器件设计电路系统的后续课程打下良好的基础。
第一节基本知识、重点与难点
一、基本知识
（一）可编程逻辑器件PLD基本结构
可编程逻辑器件PLD包括只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL和可擦写编程逻辑器件EPLD等。
它们的组成和工作原理基本相似，其基本结构由与阵列和或阵列构成。
与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。
在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD的“与或”结构对实现数字电路具有普遍意义。
（二）可编程逻辑器件分类
1.按编程部位分类
PLD有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：
（1）与阵列固定，或阵列可编程；
（2）与或阵列均可编程；
（3）与阵列可编程，或阵列固定。
2.按编程方式分类
（1）掩膜编程；
（2）熔丝与反熔丝编程；
（3）紫外线擦除、电可编程；
（4）电擦除、电可编程；
（5）在系统编程（Isp）。
（三）高密度可编程逻辑器件HDPLD
单片高密度可编程逻辑器件HDPLD（HighDensityProgrammableLogicDevice）芯片内，可以集成成千上万个等效逻辑门，因此在单片高密度可编程逻辑器件内集成数字电路系统成为可能。
HDPLD器件在结构上仍延续GAL的结构原理，因而还是电擦写、电编程的EPLD器件。
（四）现场可编程门阵列FPGA
现场可编程门阵列的编程单元是基于静态存储器（SRAM）结构，不像PLD那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。
现场可编程门阵列FPGA与HDPLD相比较特点如下：
（1）FPGA的编程单元是基于SRAM结构，可以无限次编程，它为易失性元件，掉电后芯片内信息丢失。
通电之后，要为FPGA重新配置逻辑。
（2）FPGA中实现逻辑功能的CLB比HDPLD实现逻辑功能的OLMC规模小，制作一个OLMC的面积可以制作多个CLB，因而FPGA内的触发器要多于HDPLD的触发器，使得FPGA在实现时序电路时要强于HDPLD。
（3）HDPLD的信号汇总于编程内连矩阵，然后分配到各个宏单元，因此信号通路固定，系统速度可以预测。
而FPGA的内连线是分布在CLB周围，而且编程的种类和编程点很多，使得布线相当灵活。
（4）由于FPGA的CLB规模小，可分为两个独立的电路，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利用。
（五）随机存取存储器RAM
RAM的基本结构由存储矩阵，地址译码器及读写控制电路组成。
存储矩阵是用来存储要存放的代码，矩阵中每个存储单元都用一个二进制码给以编号，以便查询此单元。
译码器可以将输入地址译为电平信号，以选中存储矩阵中的相应单元。
随机存取是指可以随时将数据存入、取出。
随机存储器的主要指标是存储器容量和存取时间（周期）。
存储容量表示一片RAM存储数据的能力。
存放一个二进制数码需要一个存储单元，所以存储容量常用存储单元的总数（bit）来表示。
存取时间表示从存储器中开始存取第一个字到能够存取第二个字为止所需的时间，或称为存取周期。
存取时间越短，表示存储器的存取速度越高。
存储器根据工作原理的不同可分为静态RAM和动态RAM两大类。
（1）静态RAM
静态RAM是在触发器的基础上附加控制线或门控制管构成的，它们是靠电路状态来存储数据。
根据使用的器件不同，静态存储单元又分为MOS型和双极型两种。
（2）动态RAM
动态RAM是利用MOS管栅级电容能够存储电荷的原理制成的。
由于栅极电容的容量很小，而漏极电流不可能为零，所以电荷的存储时间有限。
为了及时补充泄漏掉的电荷以避免存储信号丢失，必须定时给栅极电容补充电荷，通常把这种操作叫做刷新或再生。
二、重点与难点
重点：
1.可编程逻辑器件PLD的基本结构基于任何组合逻辑函数均可化为与或式，从而实现与门—或门两级电路实现，而任何时序电路又都是由组合电路加上存储元件（触发器）构成。
2.可编程逻辑器件PLD按编程部位分类、编程方法分类的基本概念及其特征。
3.多次可擦写的可编程逻辑器件PLD主要基于浮栅技术，这种技术是一只多晶硅浮栅浮于控制栅和衬底之间的半导体中。
当控制栅上的电压加大时，产生很强的电场，足以使电子获得能量穿过半导体进入浮栅驻留。
这样MOS管因为浮栅上存储负电荷作用使开启电压改变，从而达到逻辑编程“0”和“1”的目的。
4.单片可编程逻辑器件容量总是有限的，所以在设计时，应考虑利用多片PLD，按一定方法连接以扩展其容量。
（1）字长扩展
字长又称为数据位数，对字长的扩展即是地址的位数保持不变，而对数据位增加。
（2）字扩展
字又称为地址位数，对字的扩展即是数据的位数保持不变，而对地址位增加。
5.可编程逻辑阵列PLA电路的分析方法：
（1）根据题意或者电路图，写出逻辑与-或表达式；
（2）若时序电路，则写出激励、驱动和输出方程；
（3）写出真值表或者状态图；
（4）根据真值表或者状态图分析其工作原理。
6.高密度可编程逻辑器件HDPLD的基本组成和其工作原理。
7.现场可编程门阵列FPGA工作原理是靠门与门的连接实现任何复杂的逻辑电路，较适于多级逻辑设计。
重点在于掌握工作原理及其特点。
难点：
1.可编程逻辑器件的不同分类方法及其基本概念。
2.PLA电路的设计方法：
（1）根据题意写出真值表或者状态图；
（2）选择触发器；
（3）写出驱动、激励和输出方程；
（4）画出PLA电路图。
3.现场可编程门阵列FPGA中的可配置逻辑块CLB不仅可以完成组合逻辑、时序逻辑电路的功能，而且还可以作为RAM使用。
当作为RAM使用时，不仅可以配置成电平触发的16位双口或32位单口RAM，而且还可以配置成边沿触发的16位双口或32位单口RAM。
三、考核题型与考核重点
1．概念与简答
题型1为填空、判断和选择；
题型2为叙述基本概念与特点。
建议分配的分数为5～10分。
2．综合分析与设计
题型1为PLA或PROM的设计或分析题目；
题型2为PLA或PROM结合中、小规模组合和时序集成电路，分析或设计的综合电路。
建议分配的分数为10～20分。
第二节典型题解
例题6.1试用SD80532×8bitPROM构成容量为128×2bitPROM。
AB
解：
此题是增加地址（字数）、减少数据位。
可用一片SD805和一片双4选1数据选择器T1153来实现。
因为SD805容量为32字×8位，即有32×8=256个存储单元，正好满足128字×2位PROM的容量，连接电路图如例题6.1图所示。
通过七位地址输入端A、B、C、D、E、F和G对128字寻址，其中A是最低位，G是最高位。
字选地址表如例题6.1表所示。
例题6.1表字选地址表
AB
地址
00
10
01
11
CDEFG
Y1Y5
Y2Y6
Y3Y7
Y4Y8
00000
10000
11111
W1
W5
W125
W2
W6
W126
W3
W7
W127
W4
W8
W128
例题6.2芯片74161功能和PROM组成例题6.2图所示电路。
要求：
（1）分析74161功能，说明电路的计数长度。
（2）分析W、X、Y、Z的函数表达式。
（3）在CP作用下，分析W、X、Y、Z端顺序输出的8421BCD码的状态，并说明电路的功能。
解：
（1）同步16进制计数器74161按例题6.2图接法是16进制，其Q3、Q2、Q1、Q0状态由0000，0001到1111，再重复。
（2）W、X、Y、Z的函数表达式为：
W=Σm（5，11，12，14）
X=Σm（2，4，7，8，10，13）
Y=Σm（0，6，7，9，13，15）
Z=Σm（0，1，3，4，5，8，9，10，12，13，14，15）
（3）W、X、Y、Z端顺序输出为3141592653589793的8421BCD码。
因此该电路是一个能产生16位的π函数发生器。
或
阵
列
例题6.3试设计产生例题6.3图（a）所示四路周期信号的逻辑电路（采用PROM设计电路）。
解：
由例题6.3图（a）看出，要求产生的四路信号是周期为16的四组同步序列，如例题6.3表所示。
用一个模16同步加法计数器产生四位地址，计数器状态由状态0～15循环转换，每个状态便给出一组四位地址。
随着计数器状态的循环转换，地址循环选通，从PROM输出端就得到四组同步序列。
为了使四组同步序列符合真值表6.2.2，必须依据序列要求给PROM正确编程，为此，由例题6.3表得
例题6.3图
Y3=W1+W2+W5+W6+W9+W10+W13+W14
Y2=W2+W3+W4+W5+W10+W11+W12+W13
Y1=W4+W5+W6+W7+W8+W9+W10+W11
Y0=W8+W9+W10+W11+W12+W13+W14+W15
上式很容易用二极管或多发射极晶体管构成的存储矩阵予以实现，所以用一片中规模四位二进制计数器和一个16字×4位PROM就可以实现题意功能，逻辑框图如例题6.3图（b）所示。
例题6.3表例题6.3真值表
计数器状态
字线序列输出
Q3Q2Q1Q0
W
Y3Y2Y1Y0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
W0
W1
W2
W3
W4
W5
W6
W7
W8
W9
W10
W11
W12
W13
W14
W15
0000
1000
1100
0100
0110
1110
1010
0010
0011
1011
1111
0111
0101
1101
1001
0001
例题6.4PLA和D触发器组成的同步时序电路如例题6.4图（a）所示。
要求：
（1）写出电路的驱动方程、输出方程。
（2）分析电路功能，画出电路的状态转换图。
例题6.4图例题6.4电路状态转换图
解：
（1）根据PLA与—或阵列的输入/输出关系，可直接得到各触发器的驱动方程及输出方程：
D0=Q0+Q1Q0
D1=Q1Q0+Q1Q0
D2=Q0Q2+Q2Q0
QCC=Q0Q1Q2+Q0Q1Q2
（2）先设定电路的状态，根据触发器的激励方程和输出方程，可列出例题6.4表所示的电路状态转换表，并画出例题6.4图（b）所示的电路状态转换图。
该电路是能够自启动的同步六进制计数器。
例题6.4表例题6.4电路状态转换表
Q2Q1Q0
D2D1D0
Q2n+1Q1n+1Q0n+1
QCC
000
001
010
011
100
101
110
111
101
011
101
010
001
111
001
110
101
011
101
010
001
111
001
110
1
0
0
0
0
0
1
0
例题6.5例题6.5图是XC4000E系列芯片中的一个CLB，它实现了16×2电平单口RAM，试分析其逻辑功能。
解：
组合逻辑输入F1～F4和G1～G4作为RAM的地址线输入，可以通过地址的改变来选中存储单元的信息，此时CLB控制信号Din、S/R和H1分别作为数据信号D1、D0和写使能信号WE，F′和G′作为RAM的数据输出。
4
&
当RAM写数据时，写使能信号（WE）为高电平选通写译码器，使写译码器使能。
地址F1～F4通过地址译码选中16×1阵列中的某一单元。
如当F1～F4地址为0000时，并且WE有效，数据D0进入16×1存储矩阵最上面的存储单元。
当RAM读出数据时，写使能信号WE为低电平，禁止数据写入。
地址信号直接到数据输出选择器选中所需单元从F′读出，形成16×1电平单口RAM，同样G1～G4对应G′组成另一个16×1电平单口RAM。
例题6.6试分析例题6.6图所示的随机存取存储器（RAM）电路。
（1）存储器的总容量和字长是多少？
（2）指出当R/W=1，地址码为16H时，哪些RAM芯片将数据送到数据线上。
（3）指出RAM0，RAM1，RAM2，RAM3的存储地址范围各是多少？
解：
本题采用4片16×4的RAM芯片组成一个容量为32×8位的存储器。
由于RAM芯片容量为16×4位，字数及字长均不能满足要求，因此，将4片容量为16×4为的RAM进行两两组合，进行位扩展，组成两个容量为16×8的RAM。
然后再用这两个容量为16×8的RAM进行字扩展，组成容量为32×8的RAM。
位扩展及字扩展均通过RAM片选信号CS来扩展。
数据线有8位（D7～D0），地址线有8位（A7～A0），地址范围从00H到FFH，故最多有256个字。
地址线的高4位A7～A4通过门电路构成两个16×8RAM的片选信号，低四位A3～A0则作为16×8RAM自身的地址。
片选信号由下式决定。
CS0=CS1=A7+A6+A5+A4
CS2=CS3=A7+A6+A5+A4
可见只有当A7A6A5A4=0000时，CS0=CS1=0，RAM0，RAM1选中工作；当A7A6A5A4=0001时，CS2=CS3=0，RAM2，RAM3选中工作。
（1）此RAM电路的总容量为32×8，字长为8位。
（2）R/W=1表示发出读存储器的命令，当地址为10H时，即
A7A6A5A4A3A2A1A0=00010000，所以CS0=CS1=1，RAM0，RAM1被封锁。
CS2=CS3=0，RAM2，RAM3被选中工作，并将地址10H的8位数据读出后送到数据线上。
（3）RAM0，RAM1的存储地址范围为00H～0FH；RAM2，RAM3的存储地址范围为10H～1FH。
例题6.7图RAM读、写控制电路
例题6.7分析例题6.7图所示RAM读、写控制电路功能。
结合电路的工作原理，总结出控制电路在读出和写入时控制信号应所处的状态。
解：
从电路的结构而知，门G1～G5为读出、写入的控制部分，门G1，G5和MOS管T1，T2组成三态输出，是读出数据数据通道，而G9～G14是写入数据通道。
在CS=0条件下，R/W的状态将决定G2，G3哪个门开。
在R/W=1时，G2开，输出为1，G3关，输出为0，于是G4输出为0，G5输出为1。
G4输出0使G6，G7中有一个处于开的状态。
如D=0（D=1），则G8输出1，G7关，G6开，使T1截止，T2导通，I/O=1，即内存单元的内容送到I/O线，I/O状态同D状态。
因为G5输出为1，故G11，G12关，即I/O向内存单元传送数据的通道被切断，这种情况为读出。
在R/W=0时，G3开，G2关。
G5输出为0，G4输出为1，G6，G7被关，内存向I/O线传送数据的通道被切断，而G11，G12中有一个处于开的状态。
当I/O=0时，G11关，G12开，D=0；当I/O=1时，G11开，G12关，D=1，I/O线向内存单元传送数据，这时为写入。
在CS=1条件下，G2，G3都被关闭，G4，G5输出均为高，门G6，G7和G11，G12全关，即I/O线和内存单元传送数据的通道均被切断，不能进行读出和写入的操作。
根据以上分析可知，读、写控制电路读出和写入的条件是：
读操作：
CS=0R/W=1
写操作：
CS=0R/W=0。
第三节题解
自我检测题解
题6.1答：
将一个包含有32768个基本单元的存储电路设计成4096个字节的RAM。
（1）该RAM有8根数据线？
（2）RAM有12根地址线？
题6.2答：
将一个包含有16384个基本单元的存储电路设计成8位为一个字节的ROM。
（1）该ROM有2048个地址？
（2）ROM有8个数据读出线？
题6.3答：
有一个容量为256×4位的RAM。
（1）该RAM有1024个基本存储单元？
（2）该RAM每次访问4个基本存储单元？
（3）该RAM有8地址线？
题6.4答：
有一个64×1位的RAM。
（1）该RAM仅有一套基本译码电路，则地址译码器中应有64个或非门？
每个或非门应有6个输入端？
（2）若该RAM中的基本存储单元排列成16×4存储阵列，则行、列译码器各应有16个或非门？
每个或非门应有4个输入端？
（3）若该RAM中的基本存储单元排列成8×8存储阵列，那么行、列译码器各有8个或非门？
每个或非门应有3个输入端？
（4）上述方案中哪一种最佳？
为什么？
答：
最后一种方案最佳，因为用的或非门最少，且输入端个数最少。
题6.5答：
判断下列叙述是否正确：
（1）FPGA是可编程逻辑器件。
（×）
（2）PLA实现逻辑函数时，要求产生所有输入变量的最小项。
（×）
（3）PAL器件仅对逻辑宏单元OLMC进行编程。
（×）
（4）GAL是通用阵列逻辑器件，可以进行反复编程。
（√）
（5）用ROM实现组合逻辑时不对函数作任何简化。
（√）
题6.6答：
从可编程结构角度分析，E2PROM的与阵列固定，或阵列可编程。
题6.7答：
FLASH存储器的两个特点是容量大和速度快。
题6.8答：
PLA和PAL的阵列结构的共同点是与阵列可编程，而不同点是PLA或阵列可编程，PAL或阵列固定。
题6.9答：
EPROM浮栅上的电荷泄放需要在芯片的玻璃窗上进行紫外线照射。
题6.10答：
GAL器件基本上由输入电路、与阵列和输出逻辑宏单元组成。
题6.11答：
试问256字×32位的EPROM的地址线8根、数据线32根、字线256根？
思考题题解
题6.1比较浮栅编程技术中的SIMOS和Flash，各有什么特点。
答：
SIMOS的浮栅到衬底的距离大约200埃，当向浮栅注入电子之后，去掉编程电压，浮栅上的电子无泄放回路，即使反向加电压也无法泄放。
若要使浮栅上的电子去掉，必须用紫外线照射。
而FLASH的浮栅到衬底的距离大约100埃，当向浮栅注入电子之后，去掉编程电压，浮栅上的电子无泄放回路，但反向加电压后可以放掉浮栅上的电子，并且由于漏、源的不对称性，使得快速分级扩散。
题6.2RAM的功能是什么？
它通常由哪几部分组成？
RAM静态存储单元和动态存储单元有何不同，各有什么特点？
答：
RAM为随机读写存储器，可从存储器中读出数据，也可将数据写入存储器中的某个单元。
通常包括地址译码器、存储矩阵和输入/输出电路三部分。
静态存储单元由单元中的触发器保存信息，读出过程不影响单元中存储的内容。
动态存储单元利用MOS管栅极电容保存信息，需要定时刷新。
题6.3试述PROM、EPROM和E2PROM的特点。
答：
共同之处：
（1）均为可以进行编程的只读存储器；
（2）属于非易失性元件，即掉电之后，所存储的信息不丢失；
（3）利用了浮栅编程技术；
（4）有限次写入数据。
不同之处：
（1）PROM为一次编程器件；EPROM为电编程、紫外线擦除器件；E2PROM是电编程、电擦除器件；
（2）PROM编程元件为熔丝或者是PLICE介质；EPROM是用SIMOS浮栅作为编程元件；E2PROM是用FLOTOX浮栅等作为编程元件。
题6.4试述非易失性元件的种类及特点。
答：
非易失性元件是可编程逻辑器件PLD，包括只读存储器ROM、编程只读存储器PROM、电编程紫外线擦除只读存储器EPROM、电编程电擦除只读存储器E2PROM、在系统编程ISP、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL和高密度可编程逻辑器件HDPLD。
他们有相似的基本结构：
输入电路、与阵列、或阵列和输出电路。
特点：
减小系统体积；增强逻辑设计的灵活性；缩短设计周期；提高系统处理速度；
降低系统成本；提高系统的可靠性；系统具有加密功能。
题6.5简述EPROM实现不同规模逻辑函数的特点。
答：
EPROM是与阵列固定，输入信号的每个组合都固定连接（不管这个组合是否会被使用），所以与门阵列为全译码阵列，它经常被用来作为数据存储器。
还可方便地使用EPROM来实现简单的逻辑函数。
若实现复杂的逻辑函数，则会随着输入信号的增加，使得芯片面积增大，利用率和工作速度降低等情况就发生，例如，输入信号有10个，所需要的函数乘积项仅有40个的时候，由于固定的与阵列所产生的10个信号的乘积项有1024个，所以将所有的乘积项（1024）减去所需的乘积项（40）就有984个乘积项被空闲。
实际上，大多数组合逻辑函数的最小项不超过40个，则使得PROM芯片的面积利用率不高，功耗增加。
题6.6简述PAL的基本结构及命名方法。
答：
PAL器件的输入、输出结构以及输入、输出的数目是由集成电路制造商根据实际需要情况大致估计确定的。
PAL器件的型号很多，它的典型输出结构通常有四种：
（1）专用输出结构；
（2）可编程I/O结构；
（3）寄存器型输出结构；
（4）带异或门的寄存器输出结构。
一些PAL器件是由数个同一结构类型组成，有的则是由不同类型结构混合组成。
如由8个寄存器型输出结构组成的PAL器件命名为PAL16R8，由8个可编程I/O结构组成的PAL器件则命名为PAL16L8。
题6.7试述PAL和GAL在结构上的不同之处。
答：
通用阵列逻辑GAL是在PAL基础上发展起来的一种具有较高可靠性和灵活性的新型可编程逻辑器件，它采用E2CMOS工艺和灵活的输出结构，能将数片中小规模集成电路集成在芯片内部，并具有电擦写反复编程的特性。
在基本阵列结构上仍是与阵列可编程，或阵列固定的PAL结构。
与PAL相比，GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（OutputLogicMacroCell），适当地为输出逻辑宏单元进行编程，GAL就可以在功能上代替PAL的四种输出类型及其派生类型，为在同一片GAL中，实现组合逻辑电路和时序逻辑电路的分块设计提供了方便。
题6.8简述GAL的输出逻辑宏单元OLMC有哪几种
升级会员 