有关AD9361的学习记录Word文档下载推荐.docx

有关AD9361的学习记录Word文档下载推荐.docx

《有关AD9361的学习记录Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《有关AD9361的学习记录Word文档下载推荐.docx（20页珍藏版）》请在冰豆网上搜索。

AD9361在上电以后便会进入休眠状态。

现在用户需要依照所需参数，对芯片进行初始化配置。

其配置包括以下几方面：

●大体参数配置（包括SPI时钟频率、DCXO补偿、射频时钟使能）

●BBPLL频率配置及校准

●PolyPhaseTXDigitalFilter的系数写入

●PolyPhaseRXDigitalFilter的系数写入

●数字数据接口配置

●AuxDAC/AuxADC初始化

●Control_Out端口输出配置

●GPO端口参数配置

●频率无关的射频参数配置，包括LOPower、VCO&

LDO的参数配置、ChargePump校准等）

●T/Rx频率综合器参数配置

●T/Rx工作频率配置及校准

●MixerGMtable增益配置

●RXGaintable配置

●RX手动增益配置

●T/RX基带模拟滤波器校准（tune）

●RXTIA配置及校准

●二级TX滤波器校准

●ADC初始化

●BB/RFDC校准

●发射数据正交性校准（相当于IQ校准）

●TX增益配置

●RSSI及功率测量的初始化

利用AD9361，咱们要紧关注的有五个方面：

一是其中各器件的校准；

二是有关滤波器的配置；

三是有关数字部份接口的模式、工作方式的配置；

四是射频工作状态机操纵；

五是有关T/Rx增益的配置。

以下分4节对这几个方面别离论述。

四、时钟源和RF&

BBPLL频率综合器

由于时钟是整个芯片的核心，在介绍上节所述五方面之前，咱们先详述一下AD9361的时钟、PLL和频率综合器。

1、参考时钟及DCXO

AD9361利用分数分频锁相环生成一个本地时钟为信号转换、数字滤波器、IO端口提供时钟源。

这些PLL均需要一个参考时钟，那个时钟能够通过外部晶振

提供，或由外部晶体加上一个可变电容生成所需频率。

在利用外部晶体的情形下，需利用DCXO补偿晶体频率来保证输出参考时钟稳固。

2、RF&

BBPLL频率综合器

图4-1

参考时钟输入后，别离进入3个独立的PLL（如图4-1所示），别离为T/RX频率综合器、基带PLL提供参考时钟源。

3个PLL需各行其是校准。

A）TX、RXPLL的锁定

在FDD模式下，TX和RX的PLL可工作在不同频率下，它们同时开启；

TDD模式下，TX和RX的PLL依照收发情形连番开启。

一样的TDD模式工作状态依照Rx-ALERT-Tx-ALERT-Rx跳转，基带通过跳转TXNRX信号来操纵TX、RX状态的跳转，当TXNRX从0跳变到1时，RXPLL关闭，TXPLL开启并进行从头校准锁定，反之TXPLL关闭，RXPLL开启并从头校准锁定。

TDD模式下每次PLL校准锁定的时刻可能为45us~60us左右。

只是假设系统每次收发帧所利用的载波频率不变，那么不需每次打开TX或RX时从头进行校准，而沿用上一次的校准值。

现在需要在一次校准事后将寄放器中的VCOCal比特关闭，如此能够明显得缩短信号收发之前，频率综合器的稳固时刻。

B）FastLock模式

假设你的系统需要在多个频点上工作，那么能够利用FastLock模式，它支持保留多个频点的频率操纵字，使得频率转变是，PLL的锁按时刻更短。

但是这种模式TX和RX别离最多只能保留8个频点，仍是有一点局限性。

五、器件校准

AD9361的校准及其校验方式简介如下表5-1所示：

表5-1

每次芯片上电或硬件复位以后都必需进行校准，校准以后的参数会被保留。

校准的顺序由状态机操纵，其状态如下表5-2所示。

由于其中部份校准需导入其他校准所得结果，因此假设多个校准同时使能，那么校准顺序由校准状态机操纵。

当校准状态机停留在0x1状态时，表示校准完成。

需要注意的是：

T/Rx的基带滤波器校准不受校准状态机操纵，必需在其他校准均不进行时，进行T/Rx基带滤波器的校准。

表5-2

下面对几个重要的校准进行单独阐释。

注1：

RF频率综合器VCO校准

AD9361的发射和接收的频率综合器是独立的，因此TX和RX的RFVCO校准需别离进行。

在TDD模式下，TXNRX为高代表发射，TXNRX低代表接收，做RFTXVCO校准是，TXNRX需拉高；

RFRXVCO校准时，TXNRX拉低。

FDD模式下，需要将ENSM调整到ALERT状态，随后使能频率综合器校准。

官方建议不管利用TDD仍是FDD工作模式，都可在做RF频率综合器VCO校准时，利用FDD的校准方式，因为FDD校准的频率更准确稳固，可是短处是耗时较长。

注2：

T/Rx模拟滤波器校准

模拟滤波器校准有一点需要注意，在进行校准带宽设置时，带宽值需要设置成BB带宽的倍，BB带宽值是基带复数输出带宽的一半，即RX为26MHz~，TX为20MHz~。

六、滤波器配置

本节介绍发射和接收的滤波器通路。

1、发射滤波器通路

TX滤波器通路整体分为3级数字滤波器和两级模拟滤波器，示用意如以下图6-1所示：

图6-1

通路输入为I、Q两路12bit补码。

A）TX数字滤波器

数字滤波器分为4级，要紧用于对接口I、Q信号进行插值滤波。

它们可由用户操纵选通。

第一级ProgTXFIR支持1倍、2倍、4倍插值，可通过用户配置最高128阶位宽16bit滤波器系数，而且可提供0~-6db滤波器增益。

其插值倍数和滤波器阶数关系如表6-1所示：

表6-1

第二级HB1是一个固定2倍插值低通滤波器。

其滤波器系数为[−53,0,313,0,−1155,0,4989,8192,4989,0,−1155,0,313,0,−53]。

频率幅度相应如图6-2:

图6-2

第三级HB2也是一个固定2倍插值低通滤波器，系数为[−9,0,73,128,73,0,−9]。

其幅频相应如图6-3所示。

图6-3

第四级HB3/INT3可实现2倍或3倍插值。

2倍插值滤波系数为[1,2,1]，其幅频相应如图6-4所示。

三倍插值系数为[36,−19,0,−156,−12,0,479,223,0,−1215,−993,0,3569,6277,8192,6277,3569,0,−993,−1215,0,223,479,0,−12,−156,0,−19,36]，幅频相应如图6-5所示。

图6-4

图6-5

B）TX模拟滤波器

在数字滤波信号通过DAC转换成模拟信号以后，需要经太低通滤波器在滤除杂散干扰。

模拟滤波器分为两级，带宽都可配置。

第一级的带宽范围较窄，为625kHz~32MHz，通带带宽设置为信号带宽的倍；

第二级的带宽范围为~100MHz，通带带宽设置为信号带宽的5倍。

2、接收滤波器通路

接收通路分为两级模拟滤波器和四级数字滤波器，连接示用意如图6-6所示：

图6-6

通路输出也为12bit补码。

A）RX模拟滤波器

接收端模拟滤波器也分为两级，第一级TIALPF的可配置带宽为1MHz~70MHz，配置带宽设置为信号带宽的倍；

第二级BBLPF的可配带宽为200kHz~，配置带宽为信号带宽的倍。

B）RX数字滤波器

数字通路的4级滤波器正好是发射通路的反向。

第一级HB3/DEC3为2倍或3倍抽取可选。

2倍抽取的滤波系数为[1,4,6,4,1]，其幅频相应如图6-7所示。

3倍抽取滤波器系数为[55,83,0,−393,−580,0,1914,4041,5120,4041,1914,0,−580,−393,0,83,55]。

其幅频相应如图6-8所示。

图6-7

图6-8

第二级HB2和第三级HB1均为2倍抽取的低通滤波器。

其系数如下：

HB2：

[−9,0,73,128,73,0,−9]

HB3：

[−8,0,42,0,−147,0,619,1013,619,0,−147,0,42,0,−8]

HB2的幅频相应如图6-9，HB3的幅频相应如图6-10。

图6-9

图6-10

最后一级ProgRXFIR也支持1倍、2倍、4倍抽取，可通过用户配置最高128阶位宽16bit滤波器系数，而且可提供-12db、-6db、0db、6db滤波器增益。

七、数字接口详述

AD9361与数字基带的接口示用意如图7-1所示：

图7-1

数字接口电平有两种可配置模式：

CMOS和LVDS。

1、接口功能介绍

AD9361要紧的接口有SPI、数据端口P0_D、P1_D、DATA_CLK、FB_CLK、TX_FRAME、RX_FRAME、ENABLE、TXNRX。

●SPI：

该芯片集成的SPI接口为4线SPI，可读可写，要紧用于配置内部寄放器。

●P0/1_D：

这是数据传输端口，位宽均为12bit，依照应用模式可配置成输入、输出和双向。

●DATA_CLK：

DATA_CLK由AD9361输出。

该时钟要紧用于RX状态外部数字基带对P0_D、P1_D数据采样，数字基带生成的数据和操纵信号均需为DATA_CLK时钟域的，不然可能致使AD9361获取数据时的采样问题。

CMOS模式下DATA_CLK通过DATA_CLK_P端口输出。

●FB_CLK：

FB_CLK是DATA_CLK反馈到AD9361的数据时钟。

用于AD9361内部对TX_FRAME、ENABLE、TXNRX信号的上升沿采样，和关于P0_D、P1_D数据端口的上升沿和下降沿采样。

注意：

FB_CLK必需与DATA_CLK同源（频率相同，占空比相同），对两个时钟的相位没有要求。

CMOS模式下，仅适用FB_CLK_P线。

●RX_FRAME：

RX_FRAME用于在接收状态下标识P0_D、P1_D的数据有效。

它能够配置成常高，或是50%占空比的脉冲信号。

●TX_FRAME：

TX_FRAME用于TX状态下，标识发射数据有效。

其时序与RX_FRAME类似。

发射状态下，TX_FRAME为低，射频发射空数据。

●ENABLE&

TXNRX：

ENABLE和TXNRX信号要紧在TDD模式下利用，ENABLE拉高时，依照TXNRX信号，使射频芯片进入TX或RX状态，TXNRX为1表示TX，为0表示RX。

2、接口模式

AD9361数字接口模式要紧分四个方面：

电平模式（LVDS、CMOS），数据速度（SingleDataRate（SDR）、DualDataRate（DDR）），端口模式（DualPort、SinglePort）、收发天线个数（1T1R、2T2R）（此处临时不详述）。

A）电平模式

接口电平模式要紧依照电平信号类型来分类，要紧分为两种：

LVDS模式和CMOS模式。

它们的区别体此刻可利用的信号bit为上。

CMOS模式下，各类接口时序的最高频率如表7-1所示。

表7-1

LVDS模式下，各接口时序的最高频率如表7-2所示。

表7-2

CMOS模式下，所有接口信号都是单端信号。

在此电平模式下，许诺两组12bit端口P0_D、P1_D并行利用，即许诺双端口时序。

CMOS模式下，单端口信号TX时序如图7-2，RX时序如图7-3；

P0/1_D和T/Rx_D_P/N的对应关系可参见硬件连接的spec。

图7-2

图7-3

LVDS模式下，每bit信号需要P和N两个接口，因此24bit接口用作12bit数据信号。

LVDS模式下，TX信号时序如图7-4所示，RX信号时序如图7-5所示。

图7-4

图7-5

B）数据速度

数据速度是针对数据端口和时钟的关系来区分。

要紧分为两种：

SingleDataRate（SDR）、DualDataRate（DDR）。

SDR的时序举例如以下图7-6所示：

图7-6

DDR的时序举例如图7-7所示：

图7-7

C）端口模式

端口模式的区分要紧依照利用端口的个数上，分为双端口（DualPort）和单端口（SinglePort）。

单端口如图7-8所示；

双端口如图7-9所示。

图7-8

图7-9

八、射频工作状态机操纵

AD9361的工作模式通过状态机（ENSM，enablestatemachine）操纵，ENSM可通过SPI操纵状态跳转，也能够通过ENABLE、TXNRXpin信号来实时操纵。

只是假设校准不成功，这些操纵均无效。

图8-1为TDD和FDD模式下，ENSM各状态之间的跳转关系。

图中的TO_ALERT是通过寄放器ENSMConfig1操纵，它的作用是在ENSM从TX或RX状态跳转到WAIT状态后，自动进入ALERT状态。

图8-1

ENSM的状态概念如表8-1所示。

表8-1

1、SPI操纵

SPI操纵跳转与接口时钟DATA_CLK非一个时钟域，因此被以为是异步跳转，默许关闭，可通过ENSMConfig1寄放器打开。

ENSM状态机操纵寄放器如下表8-2所示：

表8-2

其中ForceRx、ForceTx、ForceAlertState用于在TDD模式下，SPI操纵状态机。

而在FDD模式下，ForceRx信号是无用的，从ALERT->

FDD状态通过ForceTx操纵。

2、ENABLE/TXNRXPIN操纵

ENABLE/TXNRXPin操纵跳转默许开启。

这种操纵模式还分两种：

一种是PulseMode；

二是LevelMode。

PulseMode

PulseMode的Pulse主若是针对ENABLE信号而言的。

TXNRX要紧标示下一个状态是跳转到TX仍是RX，为1时跳转TX，为0时跳转RX。

ENABLE以脉冲的形式给出，脉宽不得小于一个FB_CLK周期。

TDD模式下操纵时序如以下图8-2所示：

8-2

FDD模式下，操纵时序如图8-3所示：

图8-3

LevelMode

LevelMode下，ENABLE以电平形式给出，而ENABLE信号为高时表示芯片此刻处于工作状态。

而VCO、LDO的上电使能仍是要通过SPI配置。

TDD模式下，操纵时序如图8-4所示：

图8-4

FDD模式下，操纵时序如图8-5所示：

图8-5

3、FDDIndependent模式

AD9361的TX和RX在FDD模式下许诺工作在同一载波频率下，这就使得FDD模式不局限于仅适用在全双工系统中。

像wifi、蓝牙如此的半双工系统，也能够利用FDD模式来躲开TDD模式下PLL稳固时刻较长的问题。

而假设FDD模式，TX、RX工作在同一频率，那么会致使发送和接收的彼此干扰，现在咱们就需要TX、RX支持开关。

而本末节的FDDIndependent模式便支持收发开关独立操纵，功能开关是ENSMConfig2D7比特。

功能开启后，可通过TXNRX、ENABLE一起操纵TX、RX的开启关闭，操纵逻辑如表8-3所示。

表8-3

那个模式下，收发关闭后，状态机是可不能跳转到FDDFLUSH状态的，因此用户利历时要操纵好时刻，在两次收或发开启之间留下足够的时刻清空残留数据。

FDDIndependent模式的LevelMode和PulseMode的操纵时序如图8-6所示：

图8-6

4、ENSM与RFVCO校准

ENSM会输出一个内部信号，操纵TX、RX频率综合器校准。

FDD模式下，TX、RX频率综合器会在两种情形下进行校准，一是ENSM从WAIT->

ALERT时，二是频率操纵字写入时。

而在FDD状态下，校准结果是维持不变的。

TDD模式下，与FDD类似，会在ENSM从WAIT->

ALERT时进行校准，在频率操纵字写入时，会依照TXNRX判定，让当前使能的VCO进行校准。

为了节省功耗，TDD模式下，T/Rx的VCO并一直维持锁定状态，在RX使能时，TXVCO会关闭，反之亦然。

当TXNRX改变时，再对当前使能的VCO从头校准。

因此在利历时，ALERT状态下应该及早跳转TXNRX来为VCO校准争取最大时刻。

九、增益操纵

结语