数字电子技术江晓安答案Word文档下载推荐.docx
《数字电子技术江晓安答案Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《数字电子技术江晓安答案Word文档下载推荐.docx（10页珍藏版）》请在冰豆网上搜索。
第四节二进制算术运算
第五节几种常用的编码
第一节概述
第二节逻辑代数中的三种基本运算
第三节逻辑代数的基本公式和常用公式
第四节逻辑代数的基本定理
第五节逻辑函数及其表示方法
第六节逻辑函数的化简方法
第七节具有无关项的逻辑函数及其化简
第三章门电路
第二节半导体二极管门电路
第三节cmos门电路
第四节ttl门电路
第四章组合逻辑电路
第二节组合逻辑电路的分析方法和设计方法
第三节若干常用的组合逻辑电路
第四节组合逻辑电路中的竞争——冒险现象
第五章触发器
第二节sr锁存器
第三节电平触发的触发器
第四节脉冲触发的触发器
第五节边沿触发的触发器
第六节触发器的逻辑功能及其描述方法
第二节时序逻辑电路的分析方法
第三节若干常用的时序逻辑电路
第四节时序逻辑电路的设计方法
第五节时序逻辑电路中的竞争——冒险现象
第七章半导体存储器
第二节只读存储器（rom）
第三节随机存储器（ram）
第四节存储器容量的扩展
第五节用存储器实现组合逻辑函数
第八章可编程逻辑器件
第二节可编程阵列逻辑（pal）
第三节通用阵列逻辑（gal）
第四节可擦除的可编程逻辑器件（epld）
第五节复杂的可编程逻辑器件（cpld）
第六节现场可编程门阵列（fpga）
第七节在系统可编程通用数字开关（ispgds）
第八节pld的编程
第九章脉冲波形的产生和整形
第二节施密特触发器
第三节单稳态触发器
第四节多谐振荡器
第五节555定时器及其应用
第十章数-模和模-数转换
第二节d/a转换器
第三节a/d转换器
五、课程考核办法
课程成绩由两部分组成：
平时成绩和期末考试
平时成绩考核方式：
由学习中心辅导教师负责考核或网上作业系统自测期末考试考核方式：
大作业/考试笔试/口试开卷/闭卷
总评成绩构成：
平时成绩20%；
考试成绩80%。
六、课程学时分配表
【篇二：
数电课程设计数字钟的设计】
题目
课程
专业
班级
学号
姓名
指导教师
完成时间
目录
1设计的目的及任务.........................................（3）
1．1课程设计的目的...............................................（3）
1．2课程设计的任务与要求.........................................（3）2电路设计总方案及原理框图................................（3）
2．1数字电子钟基本原理...........................................（3）
2．2原理框图.....................................................（4）
3.单元电路设计及元件选择………………………………………………（4）
3.1六十进制计数器..................................................（4）
3.2二十四进制计数器................................................（5）
3.3显示屏..........................................................（6）
3.4校时电路........................................................（6）3.5报时电路…………………………………………………………………………（7）4电路仿真..................................................（8）
4.1multisi.........................................................（8）
4.2数字钟总电路图..................................................（8）
一设计的目的及任务
1.1课程设计的目的
1掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；
2进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；
3提高电路布局﹑布线及检查和排除故障的能力；
4培养书写综合实验报告的能力。
1.2设计任务和要求
1.2.1设计要求
1.显示时,分，秒。
2.采用二十四小时制或者十二小时制。
3.具有校时功能。
可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4.具有正点报时功能，正点前10秒开始，蜂鸣器一秒响一秒停地响五次。
5.为了保证计时准确，稳定，由晶体振荡器提供标准时间的基准信号。
1.2.2方案论证，确定总体电路原理方框图。
1.2.3单元电路设计，元器件选择。
1.2.4仿真调试及测量结果
1.2.2内容要求
①设计指标。
②画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。
③列出元器件清单，并画出管脚分配图和芯片引脚图。
④画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制
到6进制转换的原理，个位到十位的进位信号选择和变换等）。
⑥画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到
译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。
⑦数字钟的运行结果和使用说明。
⑧设计总结：
设计过程中遇到的问题及解决办法；
设计过程中的心得体会；
对课程设
计的内容、方式等提出建议。
2电路设计总方案及原理框图
1.数字电子钟基本原理
数字电子钟的逻辑框图如图3-4所示。
它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
2.原理框图
2—1
3单元电路设计及元器件选择
（一）计数器
秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。
“秒”“分”计数器为六十进制，小时为二十四进制。
3.1六十进制计数
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74ls48n组成六十进制计数器，来实现六十进制计数。
其中，“秒”十位是六进制，“秒”个位是十进制。
如图3-1所示。
3-1（60进制计数构造）
【篇三：
数字逻辑知识点】
>
进位计数制的基本概念，进位基数和数位的权值。
常用进位计数制：
十进制二进制八进制十六进制
数制转换：
把非十进制数转换成十进制数：
按权展开相加。
十进制数转换成其它进制数：
整数转换，采用基数连除法。
纯小数转换，采用基数连乘法。
二进制数转换成八进制数或十六进制数：
以二进制数的小数点为起点，分别向左、
向右，每三位（或四位）分一组。
对于小数部分，最低位一组不足三位（或四位）时，必须在有效位右边补0，使其足位。
然后，把每一组二进制数转换成八进制（或十六进制）数，并保持原排序。
对于整数部分，最高位一组不足位时，可在有效位的左边补0，也可不补。
八进制（或十六进制）数转换成二进制数：
只要把八进制（或十六进制）数的每一位数
码分别转换成三位（或四位）的二进制数，并保持原排序即可。
整数最高位一组左边的0，及小数最低位一组右边的0，可以省略。
常用代码：
二-十进制码（bcd码binarycodeddecimal）
——用二进制码元来表示十进制数符“0~9”主要有：
8421bcd码2421码余3码（注意区分有权码和无权码）
可靠性代码：
格雷码和奇偶校验码
具有如下特点的代码叫格雷码：
任何相邻的两个码组（包括首、尾两个码组）中，只有一个码元不同。
格雷码还具有反射特性，即按教材表中所示的对称轴，除最高位互补反射外，其余低位码元以对称轴镜像反射。
格雷码属于无权码。
在编码技术中，把两个码组中不同的码元的个数叫做这两个码组的距离，简称码距。
由于格雷码的任意相邻的两个码组的距离均为1，故又称之为单位距离码。
另外，由于首尾两个码组也具有单位距离特性，因而格雷码也叫循环码。
奇偶校验码是一种可以检测一位错误的代码。
它由信息位和校验位两部分组成。
（要掌握奇偶校验原理及校验位的形成及检测方法）
字符代码：
ascii码（americanstandardcodeforinformationinterchange，美国信
息交换标准代码）
第二章基本逻辑运算及集成逻辑门
基本逻辑运算:
与逻辑、或逻辑、非逻辑
常用复合逻辑：
“与非”逻辑、“或非”逻辑、“与或非”逻辑
“异或”逻辑及“同或”逻辑
两变量的“异或逻辑”和“同或逻辑”互为反函数。
a⊕b和a⊙b互为对偶式。
多变量的“异或”及“同或”：
偶数个变量的“同或”等于这偶数个变量的“异或”之非。
即
n个变量的“异或”逻辑的输出值和输入变量取值的对应关系是：
输入变量
的取值组合中，有奇数个1时，“异或”逻辑的输出值为1；
反之，输出值为0。
利用此特性，可作为奇偶校验码校验位的产生/校验电路。
正负逻辑
在数字系统中，逻辑值是用逻辑电平表示的。
若用逻辑高电平uh表示逻
辑“真”，用逻辑低电平ul表示逻辑“假”，则称为正逻辑；
反之，则称为负逻辑。
本教材采用正逻辑。
（注意：
同一个逻辑电路实现的输入输出的电平关系是确定的，但规定正逻辑与负逻辑后实现的逻辑关系是不同的）
逻辑运算的优先级别
逻辑运算的完备性
“与”、“或”、“非”是逻辑代数中三种最基本的逻辑运算。
任何逻
辑函数都可以用这三种运算的组合来构成。
即任何数字系统都可以用这三种逻辑门来实现。
因此，称“与”、“或”、“非”是一个完备集合，简称
完备集。
但是，它不是最好的完备集，因为用它实现逻辑函数，必须同时使用三种不同的逻辑门，这对数字系统的制造、维修都不方便。
由反演律（参见第三章摩根定理）
可以看出，利用“与”和“非”可以
得出“或”；
利用“或”和“非”可以得出“与”。
因此，“与非”、“或非”、“与或非”这三种复合运算中的任何一种都能实现“与”、“或”、“非”的功能，即这三种复合运算各自都是完备集。
集成逻辑门
由于软件工程专业没有电路、模拟电子的先修课程，此部分涉及到电路
细节部分不作要求，只概念性地了解相关集成逻辑芯片的逻辑功能及芯片系列的参数等。
把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在
同一块半导体基片上，这样的产品叫集成电路。
若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。
最简单的数字集成电路是集成逻辑门。
集成逻辑门，按照其组成的有源器件的不同可分为两大类：
一类是双极性（型）晶体管逻辑门（ttl门晶体管-晶体管逻辑门）；
另一类是单极性（型）绝缘栅场效应管逻辑门，简称mos门。
单极性mos门主要有pmos门（p沟道增强型mos管构成的逻辑门）、
nmos门（n沟道增强型mos管构成的逻辑门）和cmos门（利用pmos管和
nmos管构成的互补电路构成的门电路，故又叫做互补mos门。
oc门与三态门
oc门可实现“线与”功能，这是ttl门电路做不到的。
三态门的输出除了“0”、“1”状态外，还有“高阻”态。
（控制端信号的作用：
选通）
ttl与mos集成逻辑门多余输入端的处理：
与门/与非门——多余输入端接高电平
或门/或非门——多余输入端接低电平
要牢记各种门电路的逻辑符号！
（教材p243~244）
第三章布尔代数与逻辑函数化简
基本公式
基本法则：
换成“+”，“１”换成“0”，“0”换成“1”，并保持原先的
逻辑优先级，变量不变，两变量以上的非号不动，则可得原函数f
的对偶式g，且f和g互为对偶式。
根据对偶法则知原式f成立，
则其对偶式也一定成立。
“1”换成“0”；
原变量换成反变量，反变量换成原变量，长非号即两
个或两个以上变量的非号不变，即可得反函数。
由原函数求反函数，称为反演或求反。
摩根定律是进行反演的重要工具。
多次应用摩根定律，可以求出一个函数的反函数。
当函数较复杂时，求反过程
就相当麻烦。
为此，人们从实践中归纳出求反演法则，可一步快速求出反函数
逻辑函数不同形式的转换
逻辑函数的表达形式通常可分为五种：
（要掌握画对应的逻辑电路图）
与或式、与非-与非式、与或非式、或与式、或非-或非式
逻辑函数的代数法化简
逻辑函数化简的原则
逻辑函数化简，并没有一个严格的原则，通常遵循以下几条原则：
（1）逻辑电路所用的门最少；
（2）各个门的输入端要少；
（3）逻辑电路所用的级数要少；
（4）逻辑电路能可靠地工作。
卡诺图化简（依据：
逻辑相邻的两个与项可以合并为一项并消去一个变量）
最小项标准式
的定义
由一般式获得最小项标准式的方法
最小项的性质：
2?
1
（1）对任何变量的函数式来讲，全部最小项之和为1，即?
mi?
i?
0
（2）两个不同最小项之积为0，即mi?
mj?
0（i?
j）
（3）n变量有2n项最小项，且对每一最小项而言，有n个最小项与之相邻。
卡诺图的结构
相邻最小项合并规律
（1）两相邻项可合并为一项，消去一个取值不同的变量，保留相同变量；
（2）四相邻项可合并为一项，消去两个取值不同的变量，保留相同变量，
标注为1→原变量，0→反变量；
（3）八相邻项可合并为一项，消去三个取值不同的变量，保留相同变量，
标注与变量关系同上。
卡诺图的画圈原则是把具有循环相邻关系的最小项圈在一起
与或逻辑形式的卡诺图化简步骤
（1）将原始函数用卡诺图表示（最小项标准式、一般与或式均可）；
（2）根据最小项合并规律画卡诺圈，圈住全部“１”方格；
（3）将上述全部卡诺圈的化简结果，“或”起来即得化简后的新函数。
与非逻辑形式的卡诺图化简步骤（将与或式两次求反即得与非式）。
第一步：
在卡诺图上圈“１”方格，求得最简与或式；
第二步：
将最简与或式两次求反，用求反律展开一次，得到与非表示式；
或与逻辑形式的卡诺图化简步骤
首先从卡诺图上求其反函数，其方法是圈“０”方格，然后再取反用反演法则（或摩根定理）即得原函数的或与式。
n
升级会员 