计算机组成原理存储器11备课讲稿Word下载.docx

计算机组成原理存储器11备课讲稿Word下载.docx

《计算机组成原理存储器11备课讲稿Word下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理存储器11备课讲稿Word下载.docx（31页珍藏版）》请在冰豆网上搜索。

C、64K

D、384K

正确答案C

7

由2K×

4的芯片组成容量为4KB的存储器需要（）片这样的存储芯片。

A、2

B、4

C、8

D、16

正确答案B

8

下面什么存储器是目前已被淘汰的存储器。

A、半导体存储器

B、磁表面存储器

C、磁芯存储器

D、光盘存储器

9

下列几种存储器中，（）是易失性存储器。

A、cache

B、EPROM

C、FlashMemory

D、CD-ROM

10

下面关于半导体存储器组织叙述中，错误的是什么。

A、存储器的核心部分是存储体，由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成C、一个存储单元有一个编号，就是存储单元地址D、同一个存储器中，每个存储单元的宽度可以不同

11

在主存和CPU之间增加Cache的目的是什么。

A、扩大主存的容量

B、增加CPU中通用寄存器的数量

C、解决CPU和主存之间的速度匹配

D、代替CPU中的寄存器工作

12

下列关于闪存（FlashMemory）的叙述中，错误的是（）。

A、信息可读可写，并且读、写速度一样快

B、存储元由MOS管组成，是一种半导体存储器

C、掉电后信息不丢失，是一种非易失性存储器

D、采用随机访问方式，可替代计算机外部存储器

13

某一DRAM芯片其容量为16K×

1，该芯片地址线与数据线的最小引脚数目应为（）。

A、8

B、12

C、10

D、15

14

在下列存储器中，存取时间的长短与信息所在的位置有关的是（）。

A、主存

B、高速缓存

C、磁带

D、固存

15

若SRAM芯片的容量为1024*4位，则地址和数据引脚的数目分别是什么。

A、10,4B、5,4C、10,8D、5,8

16

在表示存储器容量时，1K×

8表示（）（1.2分）

A、有1000个存储单元，每个单元为8bit

B、存储器中有8000个存储器单元

C、有1k个存储器单元，每个单元可存一个字节

D、访问时需要20位地址线

17

已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应什么。

A、小于11

B、等于11

C、大于11

D、大于等于11

正确答案D

18

某32位计算机的Cache容量为16KB，Cache行的大小为16B，若主存与Cache地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入Cache的地址是什么。

A、00010001001101

B、010*********

C、10100011111000

D、11010011101000

19

一个四体并行低位交叉存储器，每个模块的容量是64K*32位，存取周期为200ns，在下述说法中什么是正确的。

A、在200ns内，存储器能向CPU提供256位二进制信息

B、在200ns内，存储器能向CPU提供128位二进制信息

C、在50ns内，存储器能向CPU提供32位二进制信息

D、以上都不对

20

主存和硬盘构成三级存储系统，则CPU访问该存储系统时发送的地址是什么。

A、高速缓存地址

B、虚拟地址

C、主存物理地址

D、磁盘地址

21

地址总线A15（高位）～A0（低位），用4K×

4的存储芯片组成16KB存储器，则加至各存储芯片上的地址线是（）。

A、A15～A0

B、A9～A0

C、A11~A0

D、A15~A4

22

假定主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号从0开始。

问主存地址为3000的单元的所在主存块对应Cache行号是什么。

A、13B、26C、29D、58

23

下列存储器中，（）速度最快。

A、硬盘

B、光盘

C、磁带

D、半导体存储器

24

用1位奇偶校验能检测出1位错误的百分比为（）。

A、0%

B、100%

C、50%

D、无法计算

25

动态半导体存储器的特点是（　）。

A、在工作中存储器内容会产生变化

B、每次读出后，需要根据原存内容重新写入一遍

C、每隔一定时间，需要根据原存内容重新写入一遍

D、在工作中需要动态地改变访存地址

26

下列存储器中，CPU不能直接访问的是（）。

A、硬盘B、内存C、CacheD、寄存器

27

需要定时刷新的半导体存储器芯片是什么。

A、SRAM

B、DRAM

C、EPROM

D、FlashMemory

28

若计算机字长16位，主存地址空间大小是64KB，按字节编址，则主存寻址范围是什么。

A、0~64K-1

B、0~32K-1

C、0~64KB-1

D、0~32KB-1

29

组相联映象和全相联映象通常适合于（　）。

A、小容量Cache

B、大容量Cache

C、小容量ROM

D、大容量ROM

30

表示主存容量，通常以（）为单位。

A、数据块数

B、字节数

C、扇区数

D、记录项数

31

有一主存-cache层次的存储器，其主存容量为1MB，cache容量为16KB，每字块有8个字，每字32位，采用直接映像方式，若主存地址为35301H，且CPU访问cache命中，则在cache的第什么（十进制表示）字块中（cache起始字块为第0字块）。

A、152

B、153

C、154

D、151

32

下列各类存储器中，不采用随机存取方式的是（1.2分）

A、EPROM

B、CDROM

C、DRAM

D、SRAM

33

一般来讲，直接映象常用在（　）。

A、小容量高速Cache

B、大容量高速Cache

C、小容量低速Cache

D、大容量低速Cache

34

在cache存储器系统中，当程序正在执行时，由什么完成地址变换。

A、程序员

B、硬件

C、硬件和软件

D、操作系统

35

假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器，芯片内各单元交叉编址，则地址BFFFH所在的芯片的最小地址为（）。

A、0000H

B、0001H

C、0002H

D、0003H

36

假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为什么。

A、4000H

B、6000H

C、8000H

D、A000H

37

计算机主存储器中存放信息的部件是（）（1.2分）

A、地址寄存器

B、读写线路

C、存储体

D、地址译码线路

38

用海明码对长度为8位的数据进行检/纠错时,若能纠正一位错，则校验位数至少为（）。

B、3

C、4

D、5

39

以下关于校验码的叙述中，正确的是（）。

Ⅰ.校验码的码距必须大于2

Ⅱ.校验码的码距越大，检.纠错能力越强

Ⅲ.增加奇偶校验位的位数，可以提高奇偶校验的正确性

Ⅳ.采用奇偶校验可检测出一位数据错误的位置并加以纠正

Ⅴ.采用海明校验可检测出一位数据错误的位置并加以纠正

Ⅵ.CRC码通过除法运算来建立数据和校验位之间的约定的。

A、Ⅰ、Ⅲ、Ⅴ      

B、Ⅱ、Ⅳ、Ⅵ  C、Ⅰ、Ⅴ、ⅥD、Ⅱ、Ⅴ、Ⅵ

40

半导体静态存储器SRAM的存储原理是（　）。

A、依靠双稳态电路

B、依靠定时刷新

C、依靠读后再生

D、信息不再变化

41

某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用什么。

A、RAM

B、ROM

C、RAM和ROM

D、都不对

42

假定下列字符编码中含有奇偶校验位，但没有发生数据错误，那么采用奇校验的字符编码是（）。

A、01010011

B、01100110

C、10110000

D、00110101

43

计算机的存储器采用分级方式是为了什么。

A、方便编程

B、解决容量、速度、价格三者之间的矛盾

C、保存大量数据方便

D、操作方便

44

动态存储器的特点是（　）。

A、工作中存储内容会产生变化

B、工作中需要动态改变访存地址

C、工作中需要动态地改变供电电压

D、需要定期刷新每个存储单元中存储的信息

45

4片16K×

8位的存储芯片可以设计成什么容量的存储器。

Ⅰ.64K×

8位Ⅱ.32K×

4位Ⅲ.32K×

16位Ⅳ.16K×

32位（1.2分）

A、Ⅰ、Ⅱ

B、Ⅱ、Ⅲ

C、Ⅰ、Ⅲ

D、Ⅰ、Ⅲ、Ⅳ

46CPU可以直接访问的存储器是（）。

A、光盘

B、主存

C、磁盘

D、磁带

47

高速缓冲存储器Cache一般采取（　）。

A、随机存取方式

B、顺序存取方式

C、半顺序存取方式

D、只读不写方式

48

在Cache和主存构成的两级存储器中，Cache的存储时间是100ns，主存的存储时间是1000ns，如果希望有郊存储时间不超过190ns，则cache的命中率至少是什么（1.2分）

A、90%

B、98%

C、95%

D、99%

49

在大量数据传送过程中，常用且有效的检验法是（）。

A、海明码检验

B、偶检验

C、奇检验

D、CRC

50

列地址引脚复用的半导体存储器芯片是（）。

51

存储器的随机访问方式是指（　）。

A、可随意访问存储器

B、按随机文件访问存储器

C、可对存储器进行读出与写入

D、可按地址访问存储器任一编址单元，其访问时间相同且与地址无关

52

在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为什么。

A、全相联映射

B、直接映射

C、组相联映射

D、混合映射

53

CPU可直接编程访问的存储器是（）。

A、主存储器

B、虚拟存储器

C、磁盘存储器

D、磁带存储器

54

在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是（）。

（6.4分）

A、寄存器—主存—cache—辅存

B、寄存器—主存—辅存—cache

C、寄存器—cache—辅存—主存

D、寄存器—cache—主存—辅存

二、判断题（题数16，共1）

一般情况下，ROM和RAM在存储体中是统一编址的。

（0.6分）

正确答案√

2

因为半导体存储器加电后才能存储数据，断电后数据就丢失了，因此EPROM做成的存储器，加电后必须重写原来的内容。

正确答案×

双极型RAM不仅存取速度快，而且集成度高。

微机使用过程中，如果突然断电，RAM和ROM中保存的信息会全部丢失。

（0.6分）

目前大多数个人计算机中可配置的内存容量仅受地址总线位数限制。

多体交叉存储器是为了解决由于主存太大，而将一个主存体分成多个独立存储体的一种技术。

7

动态RAM和静态RAM都是易失性半导体存储器。

8

因为动态存储器是破坏性读出，所以在不访问动态存储器时不用刷新。

9CPU中通常都设置若干个寄存器，这些寄存器与主存统一编址。

访问这些寄存器的指令格式与访问存储器是相同的。

计算机的内存由RAM和ROM两种半导体存储器组成。

正确答案√11

多体交叉存储器主要解决扩充容量问题。

12CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。

半导体ROM是一种非易失性存储器。

正确答案√

同SRAM相比，由于DRAM需要刷新，所以功耗大。

存储器是计算机中的记忆设备，它只是用来存放程序。

在计算机中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O所发出的。

（1.0分）

三、简答题（题数8，共1）

半导体存储器芯片的译码驱动方式有几种？

正确答案

半导体存储器芯片的译码驱动方式有两种线选法和重合法。

线选法地址译码信号只选中同一个字的所有位，结构简单，费器材；

重合法地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。

这种方法通过行、列译码信号的重合来选址，也称矩阵译码。

可大大节省器材用量，是最常用的译码驱动方式。

存储器的层次结构主要体现在什么地方？

为什么要分这些层次？

计算机如何管理这些层次？

存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。

而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。

因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

计算机中哪些部件可以用于存储信息？

按速度、容量和价格/位排序说明。

计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为寄存器、Cache、主存、硬盘；

按容量由小至大排序为寄存器、Cache、主存、硬盘；

按价格/位由高至低排序为寄存器、Cache、主存、硬盘。

一个8K×

8位的动态RAM芯片，其内部结构排列成256×

256形式，存取周期为0.1μs。

试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？

采用分散刷新方式刷新间隔为:

2ms，其中刷新死时间为256×

0.1μs=25.6μs

采用分散刷新方式刷新间隔为256×

（0.1μs+×

0.1μs）=51.2μs

采用异步刷新方式刷新间隔为:

2ms

说明存取周期和存取时间的区别。

存取周期和存取时间的主要区别是存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。

即存取周期=存取时间+恢复时间

什么是“程序访问的局部性”？

存储系统中哪一级采用了程序访问的局部性原理？

程序运行的局部性原理指在一小段时间内，最近被访问过的程序和数据很可能再次被访问；

在空间上，这些被访问的程序和数据往往集中在一小片存储区；

在访问顺序上，指令顺序执行比转移执行的可能性大（大约5:

1）。

存储系统中Cache—主存层次采用了程序访问的局部性原理。

什么叫刷新？

为什么要刷新？

说明刷新有几种方法。

刷新对DRAM定期进行的全部重写过程；

刷新原因因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；

常用的刷新方法有三种集中式、分散式、异步式。

集中式在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。

分散式在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。

异步式是集中式和分散式的折衷。

什么是存储器的带宽？

若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？

（1.6分）

存储器的带宽指单位时间内从存储器进出信息的最大数量。

存储器带宽=1/200ns×

32位=160M位/秒=20MB/秒=5M字/秒

注意字长32位，不是16位。

（注1ns=10-9s）

四、其它（题数24，共1）

设主存容量为1MB，采用直接映射方式的Cache容量为16KB，块长为4，每字32位。

试问主存地址为ABCDEH的存储单元在Cache中的什么位置？

（0.4分）

主存和Cache按字节编址，Cache容量16KB=2^14B，地址共格式为14位，分为16KB/（4*32/8B）=2^10块，每块4*32/8=16B=2^4B，Cache地址格式为Cache字块地址（10位）字块内地址（4位）

主存容量1MB=2^20B，地址共格式为20位，分为1MB/（4*32/8B）=2^16块，每块24B，采用直接映射方式，主存字块标记为20-14=6位，主存地址格式为主存字块标记（6位）Cache字块地址（10位）字块内地址（4位）

主存地址为ABCDEH=10101011110011011110B，主存字块标记为101010，Cache字块地址为1111001101，字块内地址为1110，故该主存单元应映射到Cache的101010块的第1110字节，即第42块第14字节位置。

或者在Cache的第11110011011110=3CDEH字节位置。

假设主存容量为2MB，Cache容量为4KB，每个字块为32个字，每个字16位。

（1）Cache地址有多少位？

可容纳多少块？

（2）主存地址有多少位，可容纳多少块？

（3）在直接映射方式下，主存的第几块映射到Cache中的第3块（设起始字块为第0块）？

（4）画出直接映射方式下主存地址字段中各段的位数。

（1）Cache容量为4KB，块长为32*16位，Cache共有4K/（32*2）=2^12/2^6=26=64块，Cache字节地址12位，字节块内地址为6位，可容纳64块

因此，Cache字节地址格式设计如下Cache字块地址（6位）6

（2）主存容量为2MB=221字节，主存地址共21位，共分2M/（32*2）=215块，

（3）主存的第3、3+64、3+2*64。

。

3+2^15－64块映射在Cache的第3块。

（4）

主存字块标记为21-6-6=9位。

直接映射方式下主存字节地址格式如下主存字块标记（9位）Cache字块地址（6位）字块内地址（6位）

欲传送的二进制代码为1001101，用奇校验来确定其对应的汉明码，若在第6位出错，说明纠错过程。

欲传送的二进制代码为1001101，有效信息位数为n=7位，则汉明校验的校验位为k位，则2k>

=n+k+1，k=4，进行奇校验设校验位为C1C2C3C4，汉明码为C1C2B7C3B6B5B4C4B3B2B1，C1=1⊕B7⊕B6⊕B4⊕B3⊕B1=1⊕1⊕0⊕1⊕1⊕1=1C2=1⊕B7⊕B5⊕B4⊕B2⊕B1=1⊕1⊕0⊕1⊕0⊕1=0C3=1⊕B6⊕B5⊕B4=1⊕0⊕0⊕1=0C4=1⊕B3⊕B2⊕B1=1⊕1⊕0⊕1=1

故传送的汉明码为10100011101，若第6位（B5）出错，即接收的码字为10100111101，则

P1=1⊕C1’⊕B7’⊕B6’⊕B4’⊕B3’⊕B1’=1⊕1⊕1⊕0⊕1⊕1⊕1=0

P2=1⊕C2’⊕B7’⊕B5’⊕B4’⊕B2’⊕B1