基于FPGA的多路彩灯控制器的设计.docx

基于FPGA的多路彩灯控制器的设计.docx

《基于FPGA的多路彩灯控制器的设计.docx》由会员分享，可在线阅读，更多相关《基于FPGA的多路彩灯控制器的设计.docx（14页珍藏版）》请在冰豆网上搜索。

基于FPGA的多路彩灯控制器的设计

FPGA课程设计报告

学院:

信息工程学院

班级：

信息12级--1班

姓名：

牛月太

学号:

1267118130

完成时间：

2015年7月13日

评阅意见：

题目

基于FPGA多路彩灯控制器的设计

一、引言

21世纪，电子技术迅猛发展，高薪技术日新月异。

传统的设计方法正逐步退出历史的舞台，取而代之的是基于EDA技术的芯片设计技术，它正在成为电子系统设计的主流。

大规模可编程器件现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD是当今应用最广泛的两类可编程专用集成电路。

近年来，EDA技术高速发展使现代电子产品向着功能多样化，体积最小化，功耗最低化的方向发展。

它与传统电子产品在设计上的显著优势就是：

第一大量使用大规模可编程逻辑器件，以提高产品性能，缩小产品体积，降低功耗。

第二是广泛运用现代化计算机技术，以提高电子设计自动化程度，缩短开发周期，提高产品的竞争力。

所以掌握这方面的应用极其重要，本题目就是基于FPGA这一技术完成实现的。

众所周知，彩灯、流水灯、装饰灯等在日常生活和商业都有极其广泛的应用。

具有很高的商业价值和研究价值。

而对于越来越变化多端要求极高的灯饰行业，相对传统的单片机来说，FPGA的性价比越来越高，功能强大，能轻松的完成对彩灯的控制。

随着科技的发展,在现代生活中,彩灯作为一种景观应用越来越多。

而在电子电路设计领域中，电子设计自动化（EDA）工具已成为主要的设计手段，VHDL语言则是EDA的关键技术之一，它采用自顶向下的设计方法，即从系统总体要求出发，自上至下地将设计任务分解为不同的功能模块，最后将各功能模块连接形成顶层模块，完成系统硬件的整体设计。

本文介绍了基于EDA技的多路彩灯控制器的设计与分析。

在MAX+PLUSII环境下采用VHDL语言实现，论述了基于VHDL语言和FPGA芯片的数字系统设计思想和实现过程。

电子设计自动化技术EDA的发展给电子系统的设计带来了革命性的变化，EDA软件设计工具，硬件描述语言，可编程逻辑器件使得EDA技术的应用走向普及。

FPGA是新型的可编程逻辑器件，采用FPGA进行产品开发可以灵活地进行模块配置，大大缩短了产品开发周期，也有利于产品向小型化，集成化的方向发展。

二、任务要求

1.设计一个多路彩灯控制器，能循环变化花型，可清零，可选择花型。

2.彩灯控制器有16路发光二极管构成，当控制器开关打开时，能够在6种不同花型之间进行循环变化。

3.要求控制器具备复位清零功能，一旦复位信号失效，不论控制器花型变化处于何种状态，都会无条件即刻清零，回到初始化状态。

三、设计作用与目的

根据系统设计要求可知，整个系统共有三个输入信号：

控制彩灯节奏快慢的基准时钟信号CLK_IN，系统清零信号CLR，彩灯节奏快慢选择开关CHOSE_KEY；共有16个输出信号LED[15:

0]，分别用于控制十六路彩灯。

据此，我们可将整个彩灯控制器CDKZQ分为三大部分：

时序控制电路SXKZ和显示控制电路XSKZ。

本题目还用原理图来完成顶层文件，对于比较简单的，子模块较少的题目，建议顶层模块使用原理图，会比较直观。

而对于比较复杂的，子模块较多的题目，使用文本元件例化，会更简洁清晰。

如用原理图完成顶层文件连线如图所示。

彩灯控制器的组成原理图

四、所用设备及软件

4.1FPGA的发展历程

FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。

这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。

在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。

一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC（专用集成电路）的速度要慢，无法完成复杂的设计，但是功耗较低。

但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。

厂商也可能会提供便宜的但是编辑能力差的FPGA。

因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。

另外一种方法是用CPLD（ComplexProgrammableLogicDevice，复杂可编程逻辑器件）。

4.2QuartusII

4.2.1简介

QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。

具有运行速度快，界面统一，功能集中，易学易用等特点。

QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。

对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。

此外，QuartusII通过和DSPBuilder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。

MaxplusII作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。

目前Altera已经停止了对MaxplusII的更新支持，QuartusII与之相比不仅仅是支持器件类型的丰富和图形界面的改变。

Altera在QuartusII中包含了许多诸如SignalTapII、ChipEditor和RTLViewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了MaxplusII友好的图形界面及简便的使用方法。

AlteraQuartusII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。

4.2.2功能

QuartusII提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：

可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；

芯片（电路）平面布局连线编辑；

LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；

功能强大的逻辑综合工具；

完备的电路功能仿真与时序逻辑仿真工具；

定时/时序分析与关键路径延时分析；

可使用SignalTapII逻辑分析工具进行嵌入式的逻辑分析；

支持软件源文件的添加和创建，并将它们链接起来生成编程文件；

使用组合编译方式可一次完成整体设计流程；

自动定位编译错误；

高效的期间编程与验证工具；

可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；

能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。

五、系统设计方案

5.1系统总体设计

图5.1系统总图

5.2系统软件设计

5.2.1时序控制器：

SXKZ部分

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;--库函数声明

entitysxkzis--实体声明

port（

chose_key:

instd_logic;--速度控制按钮

clk_in:

instd_logic;--输入时钟信号

clr:

instd_logic;--复位信号

clk:

outstd_logic--改变后的时钟信号

）;

endentity;

architectureartofsxkzis--结构体声明

signalcllk:

std_logic;

begin

process（clk_in,clr,chose_key）is--进程

variabletemp:

std_logic_vector（0to2）;--定义一个变量

begin

ifclr='1'thencllk<='0';temp:

="000";--复位初始化

elsifrising_edge（clk_in）then

ifchose_key='1'then--按键按下，高速时

iftemp="011"then--输出时钟信号T为输入信号的8倍

temp:

="000";

cllk<=notcllk;

elsetemp:

=temp+'1';

endif;

else

iftemp="111"then--按键没按下，低速时

temp:

="000";--输出时钟信号T为输入信号的

cllk<=notcllk;--16倍

elsetemp:

=temp+'1';

endif;

endif;

endif;

endprocess;

clk<=cllk;

endart;

生成的元器件符号SYMBOL:

图5.2时序控制器

5.2.2，显示控制器：

XSKZ

libraryieee;

useieee.std_logic_1164.all;

entityxskzis

port（

clk:

instd_logic;

clr:

instd_logic;

led:

outstd_logic_vector（0to15）--彩灯输出，控制端口

）;

endentity;

architectureartofxskzis

typestateis（s0,s1,s2,s3,s4,s5,s6）;--定义一组状态机

signalcurrent_state:

state;

signalflower:

std_logic_vector（15downto0）;--定义一信号

begin

process（clr,clk）is

constantf1:

std_logic_vector（0to15）:

="10001";

constantf2:

std_logic_vector（0to15）:

="01010";

constantf3:

std_logic_vector（0to15）:

="10011";

constantf4:

std_logic_vector（0to15）:

="00100";

constantf5:

std_logic_vector（