集成电路考点Word文档格式.docx
《集成电路考点Word文档格式.docx》由会员分享，可在线阅读，更多相关《集成电路考点Word文档格式.docx（55页珍藏版）》请在冰豆网上搜索。
7
2.制版与掩膜的定义。
3.图案发生器方法的定义。
4.光刻的定义。
5.光刻胶的定义与种类。
8
6.光刻的步骤，与各个步骤的作用和含义。
7.氧化的类型（干法、湿法）。
9
8.干法氧化、湿法氧化的反应式（化学式）。
9.掺杂的目的，离子注入法的优点。
第五章10
1.理解IC工艺速度功耗区位图（图）。
10
2.两种主要的隔离技术及其定义。
3.理解双极型工艺的特点。
4.理解HBT工艺的特点。
11
5.理解MESFET与HEMT工艺的特点。
6.特征尺寸的定义，MOS工艺的特征尺寸的演变趋势。
12
7.铝栅PMOS工艺的缺点，以及解决此缺点的方法。
8.硅栅工艺的优点（自对准）。
9.P阱CMOS、N阱CMOS、双阱CMOS工艺的定义，理解P阱CMOS与N阱CMOS工艺的区别。
13
10.双极型、CMOS、BiCMOS三种器件的优缺点。
第六章13
1.MOS管的组成。
2.MOS管的几何参数。
14
3.MOS管伏安特性的推导。
4.MOS电容的组成和特性，以及MOS电容曲线的特点。
5.阈值电压的定义。
15
6.体效应的定义。
7.MOS管的温度特性。
8.MOS管的噪声来源，以及各种噪声的形成机理。
第七章15
1.元器件的分类。
2.互连线设计应该注意的问题。
3.电阻的定义，以及实现电阻的方式。
4.方块电阻的定义。
16
5.有源电阻的定义。
6.理解晶体管在不同的连接方式下，直流电阻与交流电阻的特点。
7.电容的种类，以及各种电容的特点。
8.集总元件和分布元件的定义。
18
9.微带线传输TEM波的条件。
10.共面波导传输TEM波的条件。
19
PSpice19
1.PSpice电路文件总的组成和格式要求。
2.无源元件的描述语句（电阻、电容、电感）。
20
3.输出变量的定义。
21
4.信号源模型的描述（脉冲、分段线性、正弦源）[图语句]21
5.描述独立电压源、电流源。
22
6.分析语句和控制语句（直流、交流、瞬态、最坏情况、蒙特卡罗）。
24
7.控制语句掌握三条：
.PRINT、.PLOT、.RPOBE。
28
8.子电路的定义、结束、调用。
30
第八章31
1.版图的定义和作用。
31
2.几何设计规则的定义和目的。
32
3.宽度、间距、交叠的定义。
4.图源库的定义。
5.电学设计规则的定义。
6.版图设计的基本步骤。
33
7.版图设计的注意事项。
8.版图验证的过程。
34
9.提交版图数据的格式（GDS-II）34
第九章34
1.测试台的组成部分和作用。
2.接触焊盘的装置的种类和应用。
3.集成电路封装的作用。
35
4.绑定的定义。
5.多芯片组件封装的定义。
考点
第一章
集成电路IC（IntegrateCircuit）：
通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）或陶瓷或玻璃基片上，封装在一个外壳内，执行特定电路或系统功能；
芯片（chip）：
指内含集成电路的硅片，没有封装，但通常也与集成电路混用，作为集成电路的又一个名称；
晶圆（Wafer）是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆。
晶圆是制造IC的基本材料。
1947年12月23日，W.Schokley领导的贝尔实验室设计研制出第一个NPN型Ge晶体管，肖克莱与布拉顿、巴丁共同获得1956年Nobel物理奖。
1958年美国德州仪器公司技术专家杰克·
基尔比（Kilby）发明第一块集成电路，12个器件，Ge晶片；
2000年获得诺贝尔物理学奖。
摩尔定律：
集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或每3年翻两番。
1）特征尺寸继续等比例缩小
2）集成电路（IC）将发展成为系统芯片（SOC）
3）微电子技术与其它学科相结合，诞生出一系列崭新的学科和重大的经济增长点
---MEMS（微机电系统）：
微电子技术与机械、光学等领域结合而诞生的
---生物芯片：
微电子技术与生物工程技术结合的产物。
第二章
1）保护芯片
2）便于与外部电路连接
3）便于在基板上安装
4）有利于芯片的散热
2.无生产线、代工、流片的定义。
无生产线（Fabless）：
IC设计单位不拥有生产线。
拥有设计人才和技术
代工（Foundry）：
芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。
代工方式已成为集成电路技术发展的一个重要特征。
流片：
完成芯片的流水式加工，将版图数据定义的图形最终有序地固化到芯片上的过程。
MPW：
将几到几十种工艺上兼容的芯片拼装到一个宏芯片上然后以步进的方式排列到一到多个晶圆上。
MPW意义：
1）降低研制成本
2）MPW技术服务中心成为虚拟中心为无生产线IC和代工制造之间建立信息流和物流的多条公共渠道
第三章
•晶体：
有一定的几何外形，如硅、锗
•非晶体：
没有一定的形状，如玻璃、橡胶
1）本征半导体：
完全纯净的、具有晶体结构的半导体。
特点（课本P15）：
本征激发：
价电子在获得一定能量（温度升高或受光照）后，即可挣脱原子核的束缚，成为自由电子（带负电），同时共价键中留下一个空位，称为空穴（带正电）。
温度愈高，晶体中产生的自由电子便愈多。
自由电子和空穴都称为载流子。
本征半导体的导电机理：
当半导体两端加上外电压时，在半导体中将出现两部分电流：
1.自由电子作定向运动电子电流；
2.价电子递补空穴空穴电流。
不同材料的本征激发所需的能量不同。
室温下，不同材料本征激发所产生的本征载流子的浓度不同：
（锗最大，硅次之，金刚石极小）；
温度对半导体器件性能影响很大：
温度愈高，载流子的数目愈多，半导体的导电性能也就愈好。
2）杂质半导体：
在本征半导体中掺入微量的杂质（某种元素），形成杂质半导体。
特点（课本P16）：
掺入三价元素：
掺杂后空穴数目大量增加，空穴导电成为这种半导体的主要导电方式，称为空穴半导体或P型半导体。
在P型半导体中空穴是多数载流子，自由电子是少数载流子。
掺入五价元素：
掺杂后自由电子数目大量增加，自由电子导电成为这种半导体的主要导电方式，称为电子半导体或N型半导体。
在N型半导体中自由电子是多数载流子，空穴是少数载流子。
杂质半导体相关：
•外加电场时，N型或P型半导体电流主要是多子电流。
•多子浓度与少子浓度的乘积为一常数，该值由半导体材料的种类和温度所决定。
•在单位电场强度作用下，载流子的平均漂移速度称为载流子的迁移率[cm2/VS]，它反映了载流子在半导体内作定向运动的难易程度，其值的大小直接影响器件的工作速度。
•电阻率是半导体材料的重要参数，其值大小直接决定于载流子的浓度和迁移率。
相关思考题：
（课本P16）
扩散和漂移这一对相反的运动最终达到动态平衡，空间电荷区的厚度固定不变。
空间电荷区也称PN结
（课本P17）
◆二极管的单向导电性（4个）：
1.二极管加正向电压（正向偏置，阳极接正、阴极接负）时，二极管处于正向导通状态，二极管正向电阻较小，正向电流较大。
2.二极管加反向电压（反向偏置，阳极接负、阴极接正）时，二极管处于反向截止状态，二极管反向电阻较大，反向电流很小。
3.外加电压大于反向击穿电压二极管被击穿，失去单向导电性。
4.二极管的反向电流受温度的影响，温度愈高反向电流愈大。
◆补充：
Ø
PN结加正向电压时，PN结变窄，正向电流较大，PN结呈现低电阻，处于导通状态。
PN结加正向电压（正向偏置）：
内电场被削弱，多子的扩散加强，形成较大的扩散电流。
与外电场方向一致。
PN结加反向电压时，PN结变宽，反向电流较小，PN结呈现高电阻，处于截止状态。
温度越高少子的数目越多，反向电流将随温度增加。
PN结加反向电压（反向偏置）：
内电场被加强，少子的漂移加强，由于少子数量很少，形成很小的反向电流。
6.形成肖特基接触和欧姆接触的条件（课本P18）。
肖特基接触：
金属与掺杂半导体接触形成肖特基结二级管
欧姆型接触：
半导体元器件引出电极与半导体材料的接触是一种金属-半导体结。
✧半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成肖特基型接触或欧姆接触
1.如果掺杂浓度较低，金属和半导体结合面形成肖特基型接触，构成肖特基二极管。
2.如果掺杂浓度足够高，以致于隧道效应可以抵消势垒的影响，那么就形成了欧姆接触（双向低欧姆电阻值）。
7.双极型晶体管（BJT）的四种工作状态。
放大工作状态：
发射结正偏、集电结反偏。
（应用于放大电路）
饱和工作状态：
发射结正偏、集电结正偏。
（应用于脉冲和数字电路）
截止工作状态：
发射结反偏、集电结反偏。
反向工作状态：
发射结反偏、集电结正偏。
（一般不用，由于晶体管的结构不对称（放大功能很弱））
8.双极型晶体管（BJT）的三个工作区。
（1）放大区：
在放大区有IC=IB，也称为线性区，具有恒流特性。
在放大区，发射结处于正向偏置、集电结处于反向偏置，晶体管工作于放大状态。
（2）截止区：
IB<
0以下区域为截止区，有IC0。
在截止区发射结处于反向偏置，集电结处于反向偏置，晶体管工作于截止状态。
（3）饱和区:
当UCEUBE时，晶体管工作于饱和状态。
在饱和区，IBIC，发射结处于正向偏置，集电结也处于正偏。
深度饱和时，硅管UCES0.3V，锗管UCES0.1V。
（课本P21）
根据阈值电压不同，常把MOS器件分成增强型和耗尽型两种器件：
1.N沟道增强型MOS管；
P沟道增强型MOS管
2.N沟道耗尽型MOS管；
P沟道耗尽型MOS管
氧
48.60%
硅
26.30%
铝
7.73%
铁
4.75%
钙
3.45%
钠
2.74%
钾
2.47%
镁
2.00%
导体、半导体、绝缘体。
带隙宽度（简称带隙）：
即禁带的能量宽度（eV）。
热力学零度时（-273.16℃）破坏共价键所需要的能量。
晶格：
原子在空间排列成很有规律的空间点阵。
迁移率：
载流子（电子和空穴）在单位电场作用下的平均漂移速度，即载流子在电场作用下运动速度快慢的量度。
•电导率在10-9~102S/cm之间，而金属约为105S/cm，绝缘体约为10-22~10-14S/cm；
•通过掺入杂质可改变电导率，电阻率对杂质极为敏感；
•半导体受热可改变电导率，具有负的温度电阻系数；
•光照可改变电导率，具有光敏特性；
•多种由半导体形成的结构中，当注入电流时，会发射出光；
•比金属大得多的温差电效应和霍尔效应；
•承担运输电流的载流子有电子和空穴两种。
优点：
1.原材料丰富，技术成熟，硅基产品价格低廉。
2.硅是现代微电子工业的基础，市场上90%的IC产品都是基于硅工艺。
五种器件：
•双极型晶体管（BJT）
•结型场效应管（J-FET）
•PMOS、NMOS、CMOS场效应管
•双极CMOS（BiCMOS）
•异质结双极型晶体管（HBT）近年来快速发展
砷化镓（GaAs）的优点（与Si比较）：
1.具有更高的载流子迁移率，和近乎半绝缘的电阻率，能工作在超高速超高频（GaAs晶体管最高频率150GHz）。
2.电子和空穴可直接复合，可用来制作发光器件，如LED，LD和OEIC。
3.价带与导带之间的禁带较大，为1.43eV；
能在更高温度下工作并具有更好的抗辐射性能。
三种有源器件：
MESFET，HEMT和HBT
SiO2、SiON和Si3N4是IC系统中常用的几种绝缘材料。
功能包括：
1.充当离子注入及热扩散的掩膜；
2.器件表面的钝化层；
3.电隔离。
1.形成器件本身的接触线；
2.形成器件间的互连线；
3.形成焊盘。
多晶硅被广泛用于电子工业。
在MOS及双极器件中，多晶硅用于制作栅极、形成源极与漏极（或双极器件的基区与发射区）的欧姆接触、基本连线、薄PN结的扩散源、高值电阻等。
◆材料系统指：
在由一些基本材料，如Si，GaAs或InP制成的衬底上或衬底内，用其它物质再生成一层或几层材料。
◆材料系统与掺杂过的材料之间的区别：
1.在掺杂材料中，掺杂原子很少；
2.在材料系统中，外来原子的比率较高。
第四章
外延：
指在单晶衬底上生长一层新单晶的技术。
新生单晶层的晶向取决于衬底，由衬底向外延伸而成，故称“外延层”。
种类：
液态生长（LPE）、气相外延生长（VPE）、金属有机物气相外延生长（MOVPE）、分子束外延生长（MBE）。
1.LPE：
LPE意味着在晶体衬底上用金属性的溶液形成一个薄层。
在加热过的饱和溶液里放上晶体,再把溶液降温,外延层便可形成在晶体表面。
原因在于溶解度随温度变化而变化。
LPE是最简单最廉价的外延生长方法.在III/IV族化合物器件制造中有广泛的应用。
但其外延层的质量不高。
尽管大部分AlGaAs/GaAs和InGaAsP/InP器件可用LPE来制作，目前,LPE逐渐被VPE,MOVPE（金属有机物）,MBE（分子束）法代替。
2.VPE：
是指所有在气体环境下在晶体表面进行外延生长的技术的总称。
这是一种在集成电路制造中最普遍采用的硅外延工艺，该工艺利用加热来提供化学过程进行所需的能量。
也称化学气相沉积CVD（ChemicalVaporDeposition）。
VPE是通过汽体化合物之间的化学反应而形成的一种生长外延层的工艺。
通过晶圆表面吸附反应物，在高温下发生反应，生成外延层
吸附沉积的硅原子需要较高的迁移率能够在表面自由移动来形成完整的晶格。
因此，VPE需要较高的温度。
✧卤素（Halogen）传递生长法：
把至少一种外延层组成元素以卤化物形式通过衬底并发出卤素析出反应从而形成外延层的过程都可归入卤素传递法。
3.金属有机物VPE（MOVPE：
MetalOrganicVaporPhaseEpitaxy）也称为金属有机物CVD（MOCVD）。
MOCVD是由CVD技术发展起来的，是属于CVD技术的一种。
金属有机物气相外延生长（MOVPE）开始于20世纪60年代后期，该工艺一般使用III族元素有机化合物和V族元素氢化物。
由于许多III族元素有机化合物和V族元素氢化物在较低温度下即可成为气态，因此在金属有机物化学沉积过程中反应物不需要高温，只需要在衬底附近存在高温区使得几种反应物能够在衬底附近发生化学沉积反应即可。
III-V材料的MOVPE中，所需要生长的III，V族元素的源材料以气体混和物的形式进入反应炉中已加热的生长区里，在那里进行热分解与沉淀反应。
4.MBE：
在超真空中进行，基本工艺流程包含产生轰击衬底上生长区的III，V族元素的分子束等。
MBE几乎可以在GaAs基片上生长无限多的外延层。
MBE技术可以控制GaAs，AlGaAs或InGaAs上的生长过程，还可以控制掺杂的深度和精度达到纳米极。
经过MBE法，衬底在垂直方向上的结构变化具有特殊的物理属性。
MBE的不足之处在于产量低。
制版：
产生一套分层的版图掩模，为将来进行图形转移，即将设计的版图转移到晶圆上去做准备。
掩膜：
用石英玻璃做成的均匀平坦的薄片，表面上涂有一层6080nm厚的能吸收紫外线的有特定图案的铬层，使其表面光洁度更高，称之为铬版，Crmask
3.图案发生器PG（PatternGenerator）方法的定义。
在PG法中，规定版图的基本图形为矩形。
任何版图都将分解成一系列各种大小、不同位置和方向的矩形条的组合，每个矩形条用5个参数进行描述：
（X，Y，A，W，H）。
光刻：
通过一系列生产步骤将晶圆表面薄膜的特定部分除去的工艺。
光刻胶（Photoresist）：
对光源（可见光、紫外线、X射线、电子束等）敏感的有机材料，在光源照射后（曝光），发生交链聚合反应。
两种光刻胶：
正性胶（positive）：
显影后去除的是经曝光的区域的光刻胶，即未感光的部分留下，感光部分能被适当溶剂刻蚀。
正性胶适合作窗口结构，如接触孔、焊盘等。
负性胶（negative）：
显影后去除的是未经曝光的区域的光刻胶。
即感光的部分留下，未感光部分能被适当溶剂刻蚀。
而负性胶适用于做长条形状如金属连线等。
（课本P31）
1.涂光刻胶：
使用旋涂技术对晶圆涂光刻胶。
◆清洗晶圆，在200℃温度下洪干1小时。
目的是防止水汽引起光刻胶薄膜出现缺陷。
待晶圆冷却下来，立即涂光刻胶。
再洪干晶圆，将溶剂蒸发掉，准备曝光。
◆光刻胶通过过滤器滴入晶圆中央，被真空吸盘吸牢的晶圆以20008000转/分钟的高速旋转，从而使光刻胶均匀地涂在晶圆表面。
2.曝光（Exposal）：
使照相胶片或感光纸在一定条件下感光。
曝光后形成潜影，经冲洗、处理后即呈现可见的影像。
3.显影与后烘（Develop）：
将经曝光的区域的光刻胶（正性胶）用机溶剂去掉，或将未经曝光的区域的光刻胶（负性胶）用机溶剂去掉。
显影后，用清洁液喷洗。
然后再进行烘干。
◆在曝光之后进行显影、定影、坚膜等步骤，在光刻胶膜上有的区域被溶解掉，有的区域保留下来，形成了版图图形。
4.刻蚀（Etching）：
刻蚀（也称腐蚀）的主要内容就是把经曝光、显影后光刻胶微图形中下层材料的裸露部分去掉，即在下层材料上重现与光刻胶相同的图形。
广义上说，就是用物理或者化学方法刻蚀掉希望被加工的那部分膜。
绝缘层形成工艺包括：
干法氧化和湿法氧化。
干法氧化：
利用热氧化制作SiO2时，硅片置于通有氧气的高温环境内，通过到达硅表面的氧原子与硅的作用，发生Si（固体）+O2→SiO2（固体）反应，形成SiO2。
◆干法氧化生成的SiO2，具有结构致密、干燥、均匀性和重复性好，掩蔽能力强，与光刻胶粘附好等优点，是一种很理想的钝化膜。
◆目前制备高质量的SiO2薄膜基本上都采用这种方法，例如MOS晶体管的栅氧化层。
干法氧化的生长速率慢，所以经常同湿法氧化相结合来生长SiO2。
湿法氧化：
指的是在高温下，硅与高纯水产生的蒸汽发生如下反应：
Si（固体）+2H2O→SiO2（固体）+2H2，生成SiO2。
◆在表面已有了SiO2后，由于这层已生成的SiO2对氧的阻碍作用，氧化的速度是逐渐降低的。
◆干法氧化：
Si（固体）+O2→SiO2（固体）
◆湿法氧化：
Si（固体）+2H2O→SiO2（固体）+2H2
◆掺杂的目的：
形成特定导电能力的材料区域，包括N型或P型半导体层和绝缘层。
是制作各种半导体器件和IC的基本工艺。
◆离子注入：
直接将高能量的杂质原子注入到半导体晶圆片中。
现已成为各种半导体掺杂和注入隔离的主流技术。
通过测量离子电流可严格控制剂量。
通过控制静电场可以控制杂质离子的穿透深度。
✧离子注入技术主要有以下几方面的优点：
（1）杂质纯度高。
注入的离子是通过质量分析器选取出来的，被选取的离子纯度高，能量单一。
（2）掺杂的过程中掺杂深度和浓度可通过调整杂质剂量及能量来精确控制，可进行小剂量的掺杂。
可进行极小深度的掺杂。
注入剂量在1011一1017离子／cm2的较宽范围内，离子注入深度是随离子能量的增加而增加。
（3）由于能够精确控制离子电流值，所以晶片内注入杂质有良好的均匀性和重复性。
同一平面内的杂质均匀度可保证在±
1％的精度。
（4）较低的工艺温度，故光刻胶可用作掩膜。
离子注入时，衬底一般是保持在室温或低于400℃。
因此，像二氧化硅、氮化硅
升级会员 