数字电子技术基础课后答案全解主编杨春玲王淑娟Word文档下载推荐.docx
《数字电子技术基础课后答案全解主编杨春玲王淑娟Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《数字电子技术基础课后答案全解主编杨春玲王淑娟Word文档下载推荐.docx（33页珍藏版）》请在冰豆网上搜索。
（7）F7ACABBCDBDABDABCD（8）F8ACACBDBD
ABDBDABCDABCD
ABCDABCD
（9）F9A（CD）BCDACDABCDCDCD
（10）F10=F10ACABBCDBECDECABACBDEC
【3-4】用卡诺图化简下列各式
（1）P1（A,B,C）=m（0,1,2,5,6,7）ABACBC
（2）P2（A,B,C,D）=m（0,1,2,3,4,6,7,8,9,10,11,14）ACADBCD
（3）P3（A,B,C,D）=m（0,1,,4,6,8,9,10,12,13,14,15）ABBCADBD
（4）P4（A,B,C,D）=M1M7ABCBCD
【3-5】用卡诺图化简下列带有约束条件的逻辑函数
（1）
P1A,B,C,Dm（3,6,8,9,11,12）（0,1,2,13,14,15）ACBDBCD（或ACD）
d
（2）P2（A,B,C,D）=m（0,2,3,4,5,6,11,12）（8,9,10,13,14,15）BCBCD
（3）P3=ACDABCDABCDADACDBCD（或ABD）AB+AC=0
（4）P4=ABCDABCDAB
（ABCD为互相排斥的一组变量，即在任何情况下它们之中不可能两个同时为1）
【3-6】已知:
Y1=ABACBDY2=ABCDACDBCDBC
用卡诺图分别求出Y1Y2，Y1Y2，Y1Y2。
解：
先画出Y1和Y2的卡诺图，根据与、或和异或运算规则直接画出YY
12，Y1Y2，Y1Y2
的卡诺图，再化简得到它们的逻辑表达式：
Y1Y2=ABDABCCD
Y1Y2=ABCBD
Y1Y2=ABCDABCBCDACD
第4章集成门电路
【4-1】填空
1．在数字电路中，稳态时三极管一般工作在开关（放大，开关）状态。
在图4.1中，若
UI<
0，则晶体管截止（截止，饱和），此时UO=3.7V（5V，3.7V，2.3V）；
欲使晶体管处于
饱和状态，UI需满足的条件为b（a.UI>
0；
b.
U
I0.7
R
b
V
CC
c
U0.7V
；
c.ICC
RR
bc
）。
在
电路中其他参数不变的条件下，仅Rb减小时，晶体管的饱和程度加深（减轻，加深，不
变）；
仅Rc减小时，饱和程度减轻（减轻，加深，不变）。
图中C的作用是加速（去
耦，加速，隔直）。
+5V+3V
u
i
C
Rb
T
uo
A
B
G1G2
G3
图4.1图4.2
2．由TTL门组成的电路如图4.2所示，已知它们的输入短路电流为IS＝1.6mA，高电
平输入漏电流IR＝40μA。
试问：
当A=B=1时，G1的灌（拉，灌）电流为3.2mA；
A=0
时，G1的拉（拉，灌）电流为160A。
3．图4.3中示出了某门电路的特性曲线，试据此确定它的下列参数：
输出高电平
UOH=3V；
输出低电平UOL=0.3V；
输入短路电流IS=1.4mA；
高电平输入漏电流
IR=0.02mA；
阈值电平UT=1.5V；
开门电平UON=1.5V；
关门电平UOFF=1.5V；
低电平噪声容限UNL=1.2V；
高电平噪声容限UNH=1.5V；
最大灌电流IOLMax=15mA；
扇出系数No=10。
UO
3V
UOHII
UOL
0.02mA3V
O
UI
0.3V
OO
1.5V
I
5mA-1.4mA
IOH
15mAIOL
图4.3
4．TTL门电路输入端悬空时，应视为高电平（高电平，低电平，不定）；
此时如用万
用表测量输入端的电压，读数约为1.4V（3.5V，0V，1.4V）。
5．集电极开路门（OC门）在使用时须在输出与电源（输出与地，输出与输入，输出
与电源）之间接一电阻。
6．CMOS门电路的特点：
静态功耗极低（很大，极低）；
而动态功耗随着工作频率的
提高而增加（增加，减小，不变）；
输入电阻很大（很大，很小）；
噪声容限高（高，低，等）
于TTL门
【4-2】电路如图4.4（a）～（f）所示，试写出其逻辑函数的表达式。
CMOSTTL
F
1
F2
CMOS
F3
51100
10k
（a）（b）（c）
A
TTL
F4
F5
F6
100kB
10k
100k
（d）（e）（f）
图4.4
（a）
FA（b）F21（c）
1
FAB
3
（d）
FAB（e）F51（f）
4
FB
6
【4-3】图4.5中各电路中凡是能实现非功能的要打对号，否则打×
图（a）为TTL
门电路，图（b）为CMOS门电路。
5V
1A
100
√√√×
×
1M
ABTG
DD
×
（b）
图4.5
【4-4】要实现图4.6中各TTL门电路输出端所示的逻辑关系各门电路的接法是否正确？
如不正确，请予更正。
FABC
FABCD
D
（a）（b）
FAXBX
FABX
（改为10Ω）
1100kΩ
√
（c）（d）
图4.6
【4-5】TTL三态门电路如图4.7（a）所示，在图（b）所示输入波形的情况下，画出F端的波形。
（a）（b）
图4.7
当C1时，FAB；
当C0时，FABAB。
于是，逻辑表达式FABC（AB）C
F的波形见解图所示。
【4-6】图4.8所示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，
量程5V。
当C=1或C=0以及S通或断等不同情况下，UO1和UO2的电位各是多少？
请填入
表中，如果G2的悬空的输入端改接至0.3V，上述结果将有何变化？
UO1
S
UO2
G1
G2
图4.8
CS通S断
1UO1=1.4VUO1=0V
1UO2=0.3VUO2=0.3V
0UO1=3.6VUO1=3.6V
0UO2=0.3VUO2=0.3V
若G2的悬空的输入端接至0.3V，结果如下表
CS通S断
1UO1=0.3VUO1=0V
1UO2=3.6VUO2=3.6V
0UO2=3.6VUO2=3.6V
【4-7】已知TTL逻辑门UoH=3V，UoL=0.3V，阈值电平UT=1.4V，试求图4.9电路中各电压
表的读数。
电压表读数V1=1.4V，V2=1.4V，V3=0.3V，V4=3V，V5=0.3V。
3.6V
0.3V
3.6V
1.4V1.4V0.3V
V1V2V3V
V5
图4.9
【4-8】如图4.10（a）所示CMOS电路，已知各输入波形A、B、C如图（b）所示，R=10k，请
画出F端的波形。
BC
R
图4.10
当C=0时，输出端逻辑表达式为F=AB；
当C=1时，F=A，即，F=ABC+AC。
答案见下图。
【4-9】由CMOS传输门和反相器构成的电路如图4.11（a）所示，试画出在图（b）波形作用下的
输出UO的波形（UI1=10VUI2=5V）
I1
TG
o
10V
UO
t
I2
图4.11
输出波形见解图。
0t
t0
第5章组合数字电路
【5-1】分析图5.1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻
辑功能。
Y
图5.1
YABCABCABCABC
m（0,3,5,6A）BC
【5-2】逻辑电路如图5.2所示：
1．写出S、C、P、L的函数表达式；
2．当取S和C作为电路的输出时，此电路的逻辑功能是什么？
X
SYZ
P
L
图5.2
【5-2】解：
1.SXYZ
CX（YZ）YZXYXZYZ
PYZ
L=YZ
2.当取S和C作为电路的输出时，此电路为全加器。
【5-3】图5.3是由3线/8线译码器74LS138和与非门构成的电路，试写出P1和P2的表达式，
列出真值表，说明其逻辑功能。
2
BIN/OCT
P1
74LS138
P2
5
7
图5.3
P1m（0,7）ABCABC
P2m（1,2,3,4,5,6）ABBCAC或P2ABBCAC
【5-4】图5.4是由八选一数据选择器构成的电路，试写出当G1G0为各种不同的取值时的
输出Y的表达式。
YY
G0
G
MUX
774LS151
EN01234567
"
1"
图5.4
结果如表A5.4所示。
表A5.4
G1G0Y
00A
01AB
10AB
11AB
【5-5】用与非门实现下列逻辑关系，要求电路最简。
Pm（11,12,13,14,15）
Pm（3,7,11,12,13,15）
Pm（3,7,12,13,14,15）
卡诺图化简如图A5.5所示。
P1P2
CD
CDPCD
AB01
00111000011110
ABAB
00011110
000000000010000010
010000010010010010
111111111110111111
101010
001000100000
图A5.5
PABACDP2ABCACDACDP3ABACD
将上述函数表达式转换为与非式，可用与非门实现，图略。
【5-6】某水仓装有大小两台水泵排水，如图5.6所示。
试设计一个水泵启动、停止逻辑
控制电路。
具体要求是当水位在H以上时，大小水泵同时开动；
水位在H、M之间时，只
开大泵；
水位在M、L之间时，只开小泵；
水位在L以下时，停止排水。
（列出真值表，写
出与或非型表达式，用与或非门实现，注意约束项的使用）
M1
M2
H
M
图5.6
1.真值表如表A5.6所示；
表A5.6
HMLF2F1
00000
00101
010×
01110
100×
101×
110×
11111
2.卡诺图化简如图A5.6所示；
ML
H00011110
F1
H00011110
0001′0010′
1′1′1′1′
′′
图A5.6
3.表达式为
FM
FMLHMHLH
或按虚线框化简可得
FHML。
图略。
【5-7】仿照全加器设计一个全减器，被减数A，减数B，低位借位信号J0，差D，向高
位的借位J，要求：
1．列出真值表，写出D、J的表达式；
2．用二输入与非门实现；
3．用最小项译码器74LS138实现；
4．用双四选一数据选择器实现。
1.设被减数为A，减数为B，低位借位为J0，差为D，借位为J。
列真值表如表A5.7
所示。
表A5.7
ABJ0DJ
00111
01011
01101
10010
10100
11000
化简可得
D（A,B,J）m（1,2,4,7）ABJ
00
J（A,B,J）m（1,2,3,7）ABJAB
2.用二输入与非门实现的逻辑图见图A5.7（a）。
3.用74LS138实现的逻辑图见图A5.7（b）。
4.用双四选一数据选择器实现的逻辑图见图A5.7（c）。
D
J0
J
DJ
G0
3
74LS153
1D2D
EN10123EN20123
&
EN
（b）（c）
图A5.7
【5-8】设计一组合数字电路，输入为四位二进制码B3B2B1B0，当B3B2B1B0是BCD8421码
时输出Y=1；
否则Y=0。
列出真值表，写出与或非型表达式，用集电极开路门实现。
1.根据题意直接填写函数卡诺图，如图A5.8（a）所示。
化简为0的最小项，可得输出Y
的与或非式
YBBBB
3231
2.用集电极开路门实现的逻辑图见图A5.8（b）。
YB1B0
B3B2
001111
+VCC
011111
11
0000
B3
101100
B2
图A5.8
【5-9】试用最小项译码器74LS138和和一片74LS00实现逻辑函数
P（A,B）m（0,3）
P（A,B）m（1,2,3）
本题有多种答案，答案之一如图A5.10所示，其余答案请同学自行设计。
0P2
图A5.10
【5-10】试用集成四位全加器74LS283和二输入与非门实现BCD8421码到BCD5421码
的转换。
将BCD8421码转换为BCD5421码时，则前五个数码不需改变，后五个数码需要加3，
如表A5.11所示。
表A5.11
被加数（BCD8421）加数和（BCD5421）
A3A2A1A0B3B2B1B0S3S2S1S0
000000000000
000100000001
001000000010
001100000011
010000000100
010100111000
011000111001
011100111010
100000111011
100100111100
由表可得74LS283的加数低两位的卡诺图，见图A5.11（a）所示。
设BCD8421码输入为
DCBA，则化简可得
B1=B0=D+CB+CA=DCBCA
用74LS283和二输入与非门实现的逻辑图见图A5.11（b）。
B1/B0
BA
S3S2S1S0
00011110
DC
C474LS283C0
000000
A3A2A1A0B3B2B1B0
010111
′′′′
1011
B
C
图A5.11
【5-11】设计一个多功能组合数字电路，实现表5.1所示逻辑功能。
表中C1，C0为功能选
择输入信号；
A、B为输入变量；
F为输出。
1、列出真值表，写出F的表达式；
2、用八选一数据选择器和门电路实现。
表5.1
C1C0F
00A+B
01AB
10AB
1.输出F的表达式为
FCABCABCABCABCCAB
001010
2.用八选一数据选择器和门电路实现逻辑图如图A5.12所示。
图中
D0=D3=D4=D7=B；
D1=1；
D2=0；
D5=D6=B
FF
C1
C0
图A5.12
【5-12】电路如图5.12（a）所示。
1.写出L，Q，G的表达式，列出真值表，说明它完成什么逻辑功能。
2.用图5.12（a
升级会员 