复费率电子抄表系统设计文档格式.docx

复费率电子抄表系统设计文档格式.docx

《复费率电子抄表系统设计文档格式.docx》由会员分享，可在线阅读，更多相关《复费率电子抄表系统设计文档格式.docx（27页珍藏版）》请在冰豆网上搜索。

这就是需要根据系统需求进行权衡，突出重点，加以折中。

这样的考虑在需求分析后，应该贯穿于设计的全过程，包括理论分析、方案论定、器件选择、数据传输通道选择、软件编写和系统调试等各个阶段。

关键技术问题有：

能否正确地采集电能数据；

在经济上要求系统：

成本低、维护方便。

一个好的抄表系统设计方案需要从技术上、经济上两方面考虑，在工作可靠、抄送准确、免维护三大核心技术问题上取得重大突破，系统才能真正进入实用阶段。

2元器件选择

2．1交流采样模块芯片选择

2．1．1功能特性描述

采用AD7755CN为芯片的电能计量模块对交流电采样，电能计量模块包括AD7755核心芯片、分流器、分压电路、基本电压源、保护电路、光电耦合电路等。

AD7755CN只在adc和基准电源中使用模拟电路，所有其它信号处理都使用数字电路，这样使得AD7755CN在恶劣的环境下任能保持极高的准确度和长期稳定性。

电压，电流等效后输入到AD7755计量芯片内部处理好，成脉冲，然后再送进内部累加器，累加到8个脉冲后内部使能脚去推动计数器，进行驱动，5A的电能表是8个脉冲0.1度电。

高准确度，支持50HZ/60HZIEC687/1306标准准确度要求，在500：

1的动态误差小于0.1%。

在环境和时间有很大变化的情况下，采用专利模数转换器（ADC）和数字信号处理器（DSP）仍保证高准确度片内设有电源监控电路，片内设有电源监控电路，防潜动功能，+5Ｖ单电源、低功耗。

2．1．2引脚功能介绍

A：

通道是电压采样输入，是把交流220V电压通过电阻分压网络给等效成微小电压信号输入到AD7755计量芯片A通道进行处理。

B：

通道是电流采样输入，把电流通过锰铜片风流，电流通过锰铜片等效后也输入到计量芯片B通道进行处理。

AD7755功能特点：

1DV数字电源：

保持在5V±

5%，该脚用一个10uF电容与100nF陶瓷电容并联后接DGND去耦。

2DC/AC:

高通滤波器（HPF）选择：

功率测量应用中，该脚要被使能，即接高电平。

3AV模拟电源：

4、19NC不连接。

5、6VIPVIN模拟输入通道1：

这两个输入端是全差分电压输入，在规定的工作条件下，最大的电平信号相对于VIP脚为470mv。

通道1有一个增益可编放大器（PGA）。

7、8V2NV2P模拟输入通道2：

两个输入端是全差分输入，在规定的工作的条件下，最大的电平信号相对于VIN脚为500mv。

9REST复位引脚；

该脚低电平时候，将使ADC和数字电路处于复位状态，清零AD7755内部的寄存器。

10REF片内基准电压：

2.5±

8%。

在使用过程中，必须用一个10uF钽电容和一个100mF陶瓷电容并联后接AGND去耦。

11AGND模拟地：

在设PCB电路板时，所有模拟信号的地都接在模拟地上，与数字地只能一个点连接，这样可以去除数字噪声电流。

12SCF选择校准频率:

该脚用来选择校准输出端CF处的频率。

13、14S1、S0逻辑输入端：

用来选择一个频率转换四个频率中的一个。

15、16G1、G0模拟输入增益：

该脚用于选择模拟输入端VIP、VIN的四个增益中的一个，增益系数为1、2、6、8。

17、18CLKIN/OUT时钟脉冲输入/输出端：

在两脚之间之间接一个晶振3.579545MHZ,负载电容33Pf。

20REVP在功率测量中，基准电压2.5V±

5%.该脚可以不接，不会影响工作

21DGND数字地：

在设计PCB电路板时，所有数字信号地都应接在数字地上，与模拟地只能一个接点连接，这样可以去除噪声电流。

22CF校准频率逻辑输出端：

该脚输出端给出即时的实功率信息，用于校准目的。

23、24F2、F1低频率逻辑输出端：

F1、F2提供“平均实功率”信息。

可直接用于驱动电机计数器。

2．1．3ADE7755工作原理

芯片内部两个ADC对来自电流和电压传感器的电压信号进行数字化。

ADE7755的模拟输入结构具有宽动态范围，大大简化了传感器接口，化简了抗混叠滤波器的设计。

电流通道中的PGA进一步简化了传感器接口。

电流通道中的HPF滤掉电流信号的直流分量，从而解决了由于电压或则电流失调所造成的有功功率计算上的误差。

有功功率是从瞬时功率信号推导计算出来，瞬时功率信号是用电流和电压信号直接相乘得到的。

为了得到直流分量，只要对瞬时功率信号进行低通滤波就可以了。

ADE7755的低频输出是通过对上述有功功率信息的累计产生，即在两个输出脉冲之间经过时间的累加，输出频率正比与平均有功功率。

平均有功功率信息进一步被累加，就能获得电能计量信息。

CF输出的频率较高，累加时间较短，因此CF的输出频率正比于瞬时有功功率，这对于在稳定负载条件下进行系统校验有一定作用。

2．2显示元器件选择

本设计采用的是显示部分是LCD1602，可以显示汉字和阿拉伯数字。

本显示器微功耗、体积小、显示内容丰富、超薄轻巧，常用在袖珍式仪表和低功耗应用系统中。

LCD1602基本特性：

n+5V电压，对比度可调

n内含复位电路

n提供各种控制命令,如：

清屏、字符闪烁、光标闪烁、显示移位等多种功能

n有80字节显示数据存储器DDRAM

n内建有192个5X7点阵的字型的字符发生器CGROM

n内8个可由用户自定义的5X7的字符发生器CGRA

2．2．1引脚功能说明

图2.2.1

1602采用标准的16脚接口，其中：

　　第1脚：

VSS为电源地。

　　第2脚：

VDD接5V电源正极。

　　第3脚：

V0为液晶显示器对比度调整端，接正电源时对比度最弱，接地电源时对比度最高（对比度过高时会产生“鬼影”，使用时可以通过一个10K的电位器调整对比度）。

　　第4脚：

RS为寄存器选择，高电平1时选择数据寄存器、低电平0时选择指令寄存器。

　　第5脚：

RW为读写信号线，高电平

（1）时进行读操作，低电平（0）时进行写操作。

　　第6脚：

E（或EN）端为使能（enable）端。

　　第7～14脚：

D0～D7为8位双向数据端。

第15～16脚：

空脚或背灯电源。

15脚背光正极，16脚背光负极。

2．3时钟芯片选择

DS1302是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。

采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。

DS1302内部有一个31×

8的用于临时性存放数据的RAM寄存器。

DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源/后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。

2．3．1引脚功能及结构

Vccl:

主电源；

Vcc2：

备份电源。

当Vcc2>

Vcc1+0.2v时

由Vcc2向DS1302供电，当Vcc2<

Vcc呼1时，由Vcc向DS1302供电

SCLK：

串行时钟，输入，控制数据的输入与输出；

I/O：

三线接口时的双向数据线；

CE：

输入信号，在读、写数据期间，必须为高。

该引脚有两个功能：

第一，CE开始控制字访问移位寄存器的控制逻辑；

其次，CE提供结束单字节或多字节数据传输的方法。

DS1302的引脚排列,其中Vcc1为后备电源，VCC2为主电源。

在主电源关闭的情况下，也能保持时钟的连续运行。

DS1302由Vcc1或Vcc2两者中的较大者供电。

当Vcc2大于Vcc1＋0.2V时，Vcc2给DS1302供电。

当Vcc2小于Vcc1时，DS1302由Vcc1供电。

X1和X2是振荡源，外接32.768kHz晶振。

RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。

RST输入有两种功能：

首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；

其次，RST提供终止单字节或多字节数据的传送手段。

当RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。

如果在传送过程中RST置为低电平，则会终止此次数据传送，I/O引脚变为高阻态。

上电运行时，在Vcc≥2.5V之前，RST必须保持低电平。

只有在SCLK为低电平时，才能将RST置为高电平。

I/O为串行数据输入输出端（双向），后面有详细说明。

SCLK始终是输入端。

2．3．2DS1302的控制字节

DS1302控制字节的最高有效位（位7）必须是逻辑1，如果它为0，则不能把数据写入DS1302中，位6如果为0，则表示存取日历时钟数据，为1表示存取RAM数据;

位5至位1指示操作单元的地址;

最低有效位（位0）如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出。

2．3．3数据输入输出（I/O）

在控制指令字输入后的下一个SCLK时钟的上升沿时，数据被写入DS1302，数据输入从低位即位0开始。

同样，在紧跟8位的控制指令字后的下一个SCLK脉冲的下降沿读出DS1302的数据，读出数据时从低位0位到高位7。

2．3．4DS1302的寄存器

DS1302有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD码形式。

此外，DS1302还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM相关的寄存器等。

时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。

DS1302与RAM相关的寄存器分为两类：

一类是单个RAM单元，共31个，每个单元组态为一个8位的字节，其命令控制字为C0H～FDH，其中奇数为读操作，偶数为写操作；

另一类为突发方式下的RAM寄存器，此方式下可一次性读写所有的RAM的31个字节，命令控制字为FEH（写）、FFH

DS1302与CPU的连接需要三条线，即SCLK（7）、I/O（6）、RST（5）。

2．3．5DS1302与CPU的连接

实际上，在调试程序时可以不加电容器，只加一个32.768kHz的晶振即可。

只是选择晶振时，不同的晶振，误差也较大。

另外，还可以在上面的电路中加入DS18B20，同时显示实时温度。

只要占用CPU一个口线即可。

LCD还可以换成LED，还可以使用北京卫信杰科技发展有限公司生产的10位多功能8段液晶显示模块LCM101，内含看门狗（WDT）/时钟发生器及两种频率的蜂鸣器驱动电路，并有内置显示RAM，可显示任意字段笔划，具有3－4线串行接口，可与任何单片机、IC接口。

功耗低，显示状态时电流为2μA（典型值），省电模式时小于1μA，工作电压为2.4V～3.3V，显示清晰。

2．3．6DS1302实时时间

DS1302与微处理器进行数据交换时，首先由微处理器向电路发送命令字节，命令字节最高位MSB（D7）必须为逻辑1，如果D7=0，则禁止写DS1302，即写保护；

D6=0，指定时钟数据，D6=1，指定RAM数据；

D5～D1指定输入或输出的特定寄存器；

最低位LSB（D0）为逻辑0，指定写操作（输入），D0=1，指定读操作（输出）。

在DS1302的时钟日历或RAM进行数据传送时，DS1302必须首先发送命令字节。

若进行单字节传送，8位命令字节传送结束之后，在下2个SCLK周期的上升沿输入数据字节，或在下8个SCLK周期的下降沿输出数据字节。

DS1302与RAM相关的寄存器分为两类:

再一类为突发方式下的RAM寄存器，在此方式下可一次性读、写所有的RAM的31个字节。

要特别说明的是备用电源B1，可以用电池或者超级电容器（0.1F以上）。

虽然DS1302在主电源掉电后的耗电很小，但是，如果要长时间保证时钟正常，最好选用小型充电电池。

可以用老式电脑主板上的3.6V充电电池。

如果断电时间较短（几小时或几天）时，就可以用漏电较小的普通电解电容器代替。

100μF就可以保证1小时的正常走时。

DS1302在第一次加电后，必须进行初始化操作。

初始化后就可以按正常方法调整时间。

2．4单片机选择

2．4．1功能特性描述

STC12C5A60S2/AD/PWM系列单片机是宏晶科技生产的单时钟/机器周期（1T）的单片机，是高速/低功耗/超强抗干扰的新一代8051单片机，指令代码完全兼容传统8051，但速度快8-12倍。

内部集成MAX810专用复位电路，2路PWM，8路高速10位A/D转换（250K/S），针对电机控制，强干扰场合。

1.增强型8051CPU，1T，单时钟/机器周期，指令代码完全兼容传统8051

2.工作电压：

STC12C5A60S2系列工作电压：

5.5V-3.3V（5V单片机）STC12LE5A60S2系列工作电压：

3.6V-2.2V（3V单片机）。

3.工作频率范围：

0-35MHz，相当于普通8051的0～420MHz。

4.用户应用程序空间8K/16K/20K/32K/40K/48K/52K/60K/62K字节。

5.片上集成1280字节RAM。

6.通用I/O口（36/40/44个），复位后为：

准双向口/弱上拉（普通8051传统I/O口）；

可设置成四种模式：

准双向口/弱上拉，推挽/强上拉，仅为输入/高阻，开漏；

每个I/O口驱动能力均可达到20mA，但整个芯片最大不要超过55mA。

7.ISP（在系统可编程）/IAP（在应用可编程），无需专用编程器，无需专用仿真器，可通过串口（P3.0/P3.1）直接下载用户程序，数秒即可完成一片。

8.有EEPROM功能（STC12C5A62S2/AD/PWM无内部EEPROM）9.看门狗10.内部集成MAX810专用复位电路（外部晶体12M以下时，复位脚可直接1K电阻到地）

11.外部掉电检测电路:

在P4.6口有一个低压门槛比较器，5V单片机为1.32V，误差为+/-5%,3.3V单片机为1.30V，误差为+/-3%。

12.时钟源：

外部高精度晶体/时钟，内部R/C振荡器（温漂为+/-5%到+/-10%以内）1用户在下载用户程序时，可选择是使用内部R/C振荡器还是外部晶体/时钟。

常温下内部R/C振荡器频率为：

5.0V单片机为：

11MHz～15.5MHz；

3.3V单片机为：

8MHz～12MHz；

精度要求不高时，可选择使用内部时钟，但因为有制造误差和温漂，以实际测试为准。

13.共4个16位定时器，两个与传统8051兼容的定时器/计数器,16位定时器T0和T1，没有定时器2，但有独立波特率发生器，做串行通讯的波特率发生器，再加上2路PCA模块可再实现2个16位定时器。

14.2个时钟输出口，可由T0的溢出在P3.4/T0输出时钟，可由T1的溢出在P3.5/T1输出时钟。

15.外部中断I/O口7路,传统的下降沿中断或低电平触发中断,并新增支持上升沿中断的PCA模块，PowerDown模式可由外部中断唤醒，INT0/P3.2,INT1/P3.3,T0/P3.4,T1/P3.5,RxD/P3.0,CCP0/P1.3（也可通过寄存器设置到P4.2）,CCP1/P1.4（也可通过寄存器设置到P4.3）。

16.PWM（2路）/PCA（可编程计数器阵列,2路）---也可用来当2路D/A使用---也可用来再实现2个定时器---也可用来再实现2个外部中断（上升沿中断/下降沿中断均可分别或同时支持）。

17.A/D转换,10位精度ADC，共8路，转换速度可达250K/S（每秒钟25万次）18.通用全双工异步串行口（UART），由于STC12系列是高速的8051，可再用定时器或PCA软件实现多串口。

19.STC12C5A60S2系列有双串口，后缀有S2标志的才有双串，RxD2/P1.2（可通过寄存器设置到P4.2），TxD2/P1.3（可通过寄存器设置到P4.3）。

20.工作温度范围：

-40-+85℃（工业级）/0-75℃（商业级）21.封装：

PDIP-40,LQFP-44,LQFP-48I/O口不够时，可用2到3根普通I/O口线外接74HC164/165/595（均可级联）来扩展I/O口，还可用A/D做按键扫描来节省I/O口，或用双CPU,三线通信，还多了串口。

2．4．2单片机端口介绍

P0口：

P0口是一个8位漏极开路的双向I/O口。

作为输出口，每位能驱动8个TTL逻辑电平。

对P0端口写“1”时，引脚用作高阻抗输入。

当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。

在这种模式下，P0具有内部上拉电阻。

在flash编程时，P0口也用来接收指令字节；

在程序校验时，输出指令字节。

程序校验时，需要外部上拉电阻。

P1口：

P1口是一个具有内部上拉电阻的8位双向I/O口，p1输出缓冲器能驱动4个TTL逻辑电平。

对P1端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。

作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。

此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX），具体如下表所示。

在flash编程和校验时，P1口接收低8位地址字节。

P2口：

P2口是一个具有内部上拉电阻的8位双向I/O口，P2输出缓冲器能驱动4个TTL逻辑电平。

对P2端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。

在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX@DPTR）时，P2口送出高八位地址。

在这种应用中，P2口使用很强的内部上拉发送1。

在使用8位地址（如MOVX@RI）访问外部数据存储器时，P2口输出P2锁存器的内容。

在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。

P3口：

P3口是一个具有内部上拉电阻的8位双向I/O口，p2输出缓冲器能驱动4个TTL逻辑电平。

对P3端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。

P3口亦作为AT89S52特殊功能（第二功能）使用。

在flash编程和校验时，P3口也接收一些控制信号。

XTAL1：

片内震荡反相放大器和时钟发生器电路的输入端，当使用片内振荡器时，该引脚接外部石英晶体和微调电容；

当采用外接时钟源时，接外部时钟振荡器的信号。

XTAL2：

片内振荡器反相放大器的输出端。

当采用片内振荡器时，接外部石英晶体和微调电容；

当采用外部时钟源时，悬空。

REST：

复位信号输入端，高电平有效。

加上大于2个机器周期的高电平，就可以使单片机复位。

2．4．3单片机中断介绍

在设计中用到了外部中断INT0/INT1和定时器T0。

它们的中断请求标志分别为IE0,IE1和TF0.这些中断请求标志位分别由特殊功能寄存器TCON和TMOD的相应位锁存。

在这个设计中，中断允许寄存器是首要介绍的。

定时器/计数器Tx（0.1）由两个特殊功能寄存器THx和TLx构成。

1）中断允许寄存器IE控制CPU对中断源的开放或屏蔽。

中断的开放和屏蔽实现2级控制，一个总开关中断控制所有的中断。

IE的格式如下：

表1.1

IE

EA

ES

ET1

EX1

ET0

EX0

位地址

AFH

ACH

ABH

AAH

A9H

A8H

当EA=0时，所有的中断请求被屏蔽，CPU不接受任何请求。