allegro使用汇总Word文件下载.docx
《allegro使用汇总Word文件下载.docx》由会员分享，可在线阅读，更多相关《allegro使用汇总Word文件下载.docx（33页珍藏版）》请在冰豆网上搜索。
allegro->
file->
export->
router->
demo.dsn->
run
2.产生session文件
specctra（pcbrouter）->
write->
session->
demo.ses->
ok
3.删除某一层中的布线和过孔
delete（ctrl+D）->
..
4.删除allegro中的板层
setup->
crosssection->
鼠标右键->
delete
5.导入session文件
import->
也可先将通过该层的过孔先替换成顶层焊盘,删除该层以后再替换回来
5.如何在Allegro中同时旋转多个零件
1.Edit->
Move在Options中Rotation的Point选UserPick
2再右键选TermGroup按住鼠标左键不放并拉一个框选中器件多余的可用Ctrl+鼠标左键点击去掉.
3.选好需整体旋转的器件后右键complete.
4.提示你Pickorgion鼠标左键选旋转中心.
5下面右键选rotate即可旋转了.
6.allegro16.0透明度设置
display->
colour/visibility->
OpenGL->
Globaltransparency->
transparent
7.allegroDrillholesizeisequalorlargerthansmallestpadsize.Padwillbedrilledaway.提示
Drillholesizeisequalorlargerthansmallestpadsize.Padwillbedrilledaway.
不用理睬这一提示
8.ALLEGRO如何生成钻孔文件
Manufacture->
NC->
DrillCustomization->
autogeneratesymbols
DrillLegend
NCparameters->
enhancedexcellonformat->
close
NCDrill->
autotoolselect->
optimizedrillheadtravel
9.CAM350如何正确导入钻带文件
导进去后MACRO->
PLAY->
选择（CAM350--SCRIPTS）PADS_DRILL->
选择钻带的REP文件
还没测试过，rep文件从哪儿来的呢
10.allegro如何设置routekeepin,packagekeepin
1.setup->
area->
routekeepin,packagekeepin->
画框
2.edit->
z-copy->
options->
packagekeepin,routekeepin->
offset->
50->
点击外框
11.allegro中如何禁止显示shape
完全禁止的方法没找到
userpreferenceeditor->
display_shapefill->
输入一个较大的数
shape在显示时就不是那么显眼了
set-userpreferenceeditor-shape-noshapefill（v）
12.如何在allegro设置自定义元件库路径
在下面两个位置添加自定义元件的路径
Setup->
UserPreferencesEditor->
Design_paths->
padpath
psmpath
1.在allegro中如何修改线宽
在Allegro的Setup－>
constraints里的setstandardvalues中可定义每一层走线的宽度，比如，可以定义VCC和GND的线宽为10Mil。
在铺铜时注意shape－>
parameters里一些线宽的定义是否设置成DRCValue。
allegro16.0:
constraints->
constraintmanager->
physical->
physicalconstraintset->
alllayer->
layewidthmin->
4mil
2.allegro的gloss功能
45度角转换
rote->
gloss->
parameters->
linesmoothing->
ok
gloss
圆弧转换
convertcornertoarc->
泪滴和T型走线
padandTconnectionfillet->
局部gloss功能
windows
3.在allegro中查找多于的线头cline
TOOLS->
REPORTS->
DanglinglineReport
4.如何在allegro中使specttra用45度布线
route->
routeAutormatic->
enableDiagonalRuoting
wireGride,安全间距
ViaGride,线宽
在specttra出错时可以用route->
routeChecks检查错误
5.如何在allegro中使specttra保护手工布线
automaticrouter->
sections->
allbutselect->
选择要保护的net
6.在Allegro中，在布线完成之后如何改变叠层设置
选Setup->
Cross-section
如果要设置板层厚度,先定义板层材料
materials
7.allegro如何设置布线间距
setstandardvalues->
defaultvalueform
或者
setextendeddesignrules->
setvalues->
...
16.0:
space->
spacing->
spacingconstraintset->
alllayers->
line->
lineto->
line->
设置差分最小间距
edit->
properties->
（点击net）->
tableofcontents->
diffp_min_space
8.allegro如何敷铜（铺铜）,并去掉敷铜岛
负片
setup—>
DrawingOptions,在Thermalpads和FilledPads前面画勾
Addshape画一个封闭区域
Edit—>
ChangeNet（Name）指定网络
shapeFill敷铜完成
正片
Addshape画一个封闭区域选择Crosshatch或SolidFill
Shape—>
Parameters参数设置
Void—>
Auto自动避让
注意：
金属化孔要事先做好flashsymbol！
铜区的编辑（shape的修改）
shape
Vertex或Edit—>
Boundary来改变shape的外部形状
shape—>
Fill
---------------------------------------------------------------------------------------------------------
一、先设置铺铜参数：
Shape->
GlobalDynamicParams...
1、Shapefill取缺省参数
2、Voidcontrols:
Artworkformat->
Gerber6x00
Createpinvoids->
inline（平滑pin与pin之间因敷铜产生的的尖角）
3、Clearance中输入网络间距：
如25.00
4、Thermalreliefconnects中设定铺铜和同名网络的连接方式
二、Shape->
Polygon/Rectangular/Circular，
然后在Options选择要铺铜的层（如Etch/Top），
ShapeFill为Dynamiccopper
Assignnetname中指定铺铜要连接的网络（如GND），
三、铺铜完毕后，如果要删除死铜，
则：
DeleteIslands，
四、如果要挖掉部分铺铜，
Manulvoid->
...
-------------------------------------------------------------------------------------
敷铜shapeaddrect->
option->
assignnetname
去掉敷铜岛isand_delete->
deleteallonlayer
1.在allegro中怎样移动元件的标识
edit-->
move,右边find面板只选text~~~
2.allegro查找元件的方法
按F5 然后在Find面板，Findbyname下面选Symbol（orpin），接着再下面输入元件名称，按回车后，屏幕就会高亮这个元件
3.allegro如何将元件元件到底层
edit---mirror,find栏选SYMBOL和TEXT
4.在Allegro中如何更改字体和大小（丝印，位号等）
配置字体:
allegro15.2:
textsizes
textblk:
字体编号
photowidth:
配置线宽
width,height:
配置字体大小
改变字体大小：
change，然后在右边控制面板findtab里只选text（只改变字体）
然后在右边控制面板optionstab里linewidth添线的宽度和textblock里选字体的大小。
最后选你准备改变的TEXT。
框住要修改的所有TEXT可以批量修改
setup->
design->
parameter->
text->
setuptextsize
class->
refdes->
newsubclass->
silkscreen_top
最后选你准备改变的TEXT,框住要修改的所有TEXT可以批量修改,
如果修改顶层丝印要先关掉底部丝印层,silkscreen_bottom和display_bottom
--------------------------------------------------------------------
在建封装的时候可以设定
5.如何allegro在中取消PackagetoPackageSpacing的DRC检测
constraint->
designconstraints->
packagetopackage->
off
6.fanoutbypick的用途
route－>
fanoutbypick
给bga自动的打via，
对某个器件进行fanout，通俗的说就是从pin拉出一小段表层或底层线，打个孔
7.NoPlacementGridwasfound的处理方法
edit->
z-copy->
option->
packagekeepin层->
offset=40
或者Setup->
Area->
PackageKeepin
ROUTINGKEEPIN一般内移40MIL,PACKAGEKEEPING一般内移120MIL
8.在PCBEditor启动Specctra的方法
点击菜单route->
routeEditor启动
9.ERRORUnabletoopenpropertymappingfile:
devparam.txt.（收藏）
ERRORUnabletoopenpropertymappingfile:
devparam.txt.
解决方法
PSpice->
EditSimulationProfile->
ConfigurationFiles->
Library->
Librarypath->
（<
orcad>
\tools\pspice\library）
1.请问我在导出shap时怎样连它的网络也一起导出，比如我要导出一块地铜，在我导入这个shap时它还是地网络？
你在Subdrawing时候，勾选右面菜单中的“preservenetsofshapes”
ExportandImport时候，都要勾选，记住！
2.
一块以前画的板，想加上倒角但是选outline,不能加倒角，information是<
rectangle>
请问怎样解决
不过dimention里有个chamfer,fillet似乎可以实现的.你要用addline建立outline才可以倒角,用addrect的就
不
可以,至于为什么我也不知道.
3.
我想让通孔连接表层和地层的铜皮,都定义为地,怎设置可以不显示drc错误提示啊,请高手帮忙,呵呵,谢谢
有什么DRC?
正常打孔连接就好啦~~
看不见你的DRC的提示符号
你可以按F5，选DRC，看DRC的详细信息，并排出
通孔的drc,连接的铜皮的网络要相同,否则要报错DRC.
4.
我在BGA走线时：
线总走不到焊盘和过孔的中间。
高手请指导一下是那没有设置好的问题还是？
？
还有我怎么可以单独设置电源和地线的宽度。
急问中。
1.是因为你的格点过大的问题,
setup-->
Grids下面可以设置*Z$q:
{,X8[5m.a$?
E,E0j
2.Edit-->
Properties
点击电源或者地
左边框中选择
Min_Line_Width
这是最简单的办法！
D6Z3[0N8w%u8s4n
&
a7S（b"
N.q:
s8b3n-B
其他麻烦的方法不细讲！
5.
出了一个怪异问题,,在一个PCB,我进行敷铜，闭合之后，却不是个充满阴影的区域．;
而是一个空白的筐筐，对它Ｆ５显示的是,class:
boundary
subclass:
all
根本不是我操作之前options中选的class:
etch
subclass:
top1不知道大家能不能明白我的意思,8H;
T7H5z+~
哪位高手遇见过这种情况,请和我交流一下,帮我解决.谢谢!
确定
右边选的是cls;
etch,
sub:
top
还有就是选静态铜可以覆,
升级成动态就变成透明的框框,未填充的一个矩形,
这个问题很难表述,而且很怪异,都不知道设置了什么,
有一种可能性，就是你topplane/etch没有打开，但是打开了boundary了，呵呵
还有一个可能。
9L9Z3v5s-p*Y*c
]（\3T:
A.
setup里面shape的填充模式选的是noshapefill
6.
用Cadence
SPB15.7做单面板，不知如何去设置跳线焊盘，请教:
相当于做双面板的钻孔，只是选择npht，并且不在bot加入任何东西.出GERBER时，不出BOT的那张.
7.
ThermalRelief的零件时，用ADDflash填好内外颈点ok无作用在命令栏出现Nomatchforsubclassname-"
etch/top"
，我先在paddesigner建好Padstack的，请问错在哪里？
建什么样的ThermalRelief?
一般圆的那种,哪里需要建什么pad吗?
不需要吧,就是addflash,填几个参数,就OK了啦~~...估计是还有个填内外径差值的那个参数没填或填错了.
1.怎么整体的看封装?
File--open..
弹出选择窗口
窗口的右下角有两个符号一个可以预览电路板（或封装）的参数另一个可以预览电路板（或封装）的框架.
2.如何做板子机构外框的问题?
请问,在做板子板框的时候,导入的DXF图档中的板子外框没有办法用Z-COPY到OUTLINE,要如何才能将外框设置成完全闭合呢?
是否在DXF图档的时候就要加已设置,如果是又要如何设置呢?
请高手指点?
针对不规则板边做Outline是一个比较麻烦的问题，尤其是在不闭合的情况下！
（z%c,u&
v-^9l
H;
i
1.你可以请机构工程师重新或者单独出一份DXF，仅仅要板的外框，而且一定要闭合的就可以了！
2I#k*k2}*^7]4t
2.一般如果是不闭合的话，都不会差太多，也可以自己手动连接一下，当然，如果不是拐弯角的地方，还是比较好连接的！
0C-w5U+@+|
以上两项是把DXF整合成一个闭合的Line模式，之后就是要生成我们的Outline了，用change命令，并且一次性的change到Outline层面与6mil线宽，现在也有很多人不用6mil线宽了！
谢谢管理员指点,但是在DXF档上看线与线间是完全接在一起的,没有哪边是断开的?
*m.X3j6r.M9S
而在导入的时候看上去也是闭合的,但是就是没有办法Z-COPY?
3.一个建库的问题.
在建PCB库的时候，点击ADDPIN按钮，出现PADSTACK。
点击PADSTACK右方的按钮，却弹不出焊盘列
表的对话框.
我的candence
版本为15.7&
~）
在allegrolibrarianXL（PCB
librarianexpert）产品下和PackageDesigner所有产品下都存在这个问题。
在我公司画原理的人员机器上，存在这个问题，奇怪的是，建库人员的机器上都可以正常使用.
应该是设置的问题。
但就是不知道哪里的问题，郁闷中，还望有高手指教。
碰到过，听说是破解版的问题，但不确定，你可以找个正版来试验下.
4.输出gerber文件的时候有问题.
准备输出gerberfile.
Manufacture->
artwork
在弹出的artworkcontrolform窗口里avaliableform下，只出现了Top和Bottomfilms其他的想soldermask等等都没有。
这是怎么回事？
你需要右键添加其他层面.
5.关于建扳子的步骤和参数.
我想建一个板子，现在已有它的datesheet，但是我对需要提取的参数和画板子的几个边界还不太清楚（outline,keepout什么的），不太清楚需要画哪几个边界，才算可以。
谢谢，哪位高人给一下解答:
1.按照机构画出outline
2.按照outline画出Routeki
3..按照outline画出packageKi
轮廓？
您是指outline与机构？
还是指他们三个？
outline与机构应该是完全重合的.他们三个是重合的，RoutKi距离outline40mil.
PackageKi距离outline160mil
以上数据针对主板来说的！
那对于不同的板卡，我以什么为依据来确定它们的之间的距离呢（outline,routki,packageki）；
还有，您说的机构，通俗的讲就是它的外观吧，或者外形，
升级会员 