级流水无cacheCU实验计算机组成原理课程设计报告Word格式文档下载.docx
《级流水无cacheCU实验计算机组成原理课程设计报告Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《级流水无cacheCU实验计算机组成原理课程设计报告Word格式文档下载.docx（26页珍藏版）》请在冰豆网上搜索。
实际上，结构相关、控制相关、数据相关的检测都可归入译码局部。
考虑到“相关检测〞涉及到的信号分属不同阶段以及整体结构的清晰性，我们将“相关检测〞独立出来。
●执行模块〔Ex〕：
完成算术逻辑运算、计算有效地址和提供数据通道。
●访存模块〔Ma〕：
选择地址线的数据来源和数据线的流向。
访存和取指在功能上是独立的，但CPU对外只有一条地址线和数据线的事实决定了访存和取指是相互联系的。
当执行LOAD/STORE指令时，地址线由ALU送入“访存段〞的值提供；
取指时，那么由PC提供。
当写内存时，CPU内部数据送数据线；
当需要读内存时，CPU往数据线送高阻。
●回写模块〔Wb〕：
选择回写数据源和根据写使能信号wRegEn将数据回写到存放器堆；
●HazardDetectUnit模块：
检测结构相关；
●ForwardingUnit模块：
检测数据相关。
●内存模块memory，根据访存地址mem_adr和读写信号wr来控制。
3解决各种相关用到的主要信号的分析
3.1控制相关
控制相关是指因为程序的执行方向可能改变而引起的相关。
当执行跳转指令时，就会发生这种情况。
除JR外，JRZ等条件跳转需要根据当前状态位来决定是否跳转，而当前状态位是由前面最近的会影响状态位的指令〔如算术指令〕决定。
常规的也是比较简单的做法是在碰到JRX之类的跳转指令时，延迟后边流水线的进入。
但我们通过分析，认为可以一点都不必延迟，通过旁路处理把控制相关转为数据相关来处理。
这样处理，不必延迟，可以提高流水线的性能。
按我们的方式解决控制相关需要做两项工作：
1）通过旁路，提供状态存放器的值和临时状态位的值，为判断是否跳转作准备；
2）选择PC更新的时机
1．旁路处理
在每条指令译码时，会产生一个信号setFlag，它决定了在执行阶段是否根据ALU计算结果改变状态位。
从下面的时序图中可以发现，只要我们在JRX指令译码时提供以下3个信号就可作出是否跳转的决定：
信号
含义
tFlag
ALU计算出的临时状态位,
Flag
状态存放器输出，
e_setFlag
状态存放器写使能
表17处理控制相关信号
假设e_setFlag要写状态存放器，那么说明前一条指令会影响状态位，这时根据tFlag决定是否跳转；
假设e_setFlag要保持状态存放器，那么说明前一条指令不会影响状态位，这时根据Flag决定是否跳转。
涉及到控制相关的关键信号是setFlag信号，产生于译码模块，作用于执行模块，即identity.vhdheexentity.vhd文件中。
如以下图所示。
从上图可看出，但凡涉及到数值计算和关系运算的指令的低三位均为001，而不涉及的那么为000。
该信号传到执行模块中用于判断是否更新状态存放器。
3.2数据相关
数据相关是指在执行本条指令的过程中，如果用到的操作数是前面指令的执行结果，那么必须等待前面的指令执行完成，并把结果写回存放器或主存之后，本条指令才能继续执行。
此处采用设置专用数据通路来解决数据相关问题。
但旁路技术并非一劳永逸。
假设前一指令为LOAD，而后一指令和它数据相关，如以下图所示，当下一指令的执行阶段需要数据时，上一指令尚未给出，这种情况是无法用旁路技术来解决的。
相关的类型有三种：
1.
2.
3.
主要用到的关键信号是m_wRegEn和w_wRegEn，主要使用是在数据相关检测模块forwardingentity.vhd中，在identity.vhd、exentity.vhd、memaccessentity.vhd中均有使用。
具体的使用方法如下。
相关的检测都置于“执行阶段〞。
信号wRegEn是存放器写使能，SA,SB是存放器组A，B口选择信号。
信号前缀表示信号所处的阶段。
如e_SA表示处于执行阶段的SA。
1．相邻指令数据相关的检测
假设m_wRegEn=’1’，那么表示前一指令要回写存放器。
此时，假设e_SA或e_SB等于m_SA，那么必然数据相关，这是因为我们规定，假设回写存放器，那么存放器A口选择信号所指定的即为目的存放器。
否那么无关。
2．中间隔1条指令的两指令数据相关的检测
假设w_wRegEn=’1’，那么表示第一条指令要回写存放器。
此时，假设e_SA或e_SB等于w_SA，那么必然数据相关。
当然，上述两种情况可能会一同出现。
这时，我们就按情况1处理。
因为情况2可以理解为
接连出现情况1。
以下图为各个指令在译码时产生的wRegEn信号，可以发现但凡会写进存放器的指令，该信号值都为1。
3.3结构相关
由于在设计中不包含缓存，因此会有取指和访存的冲突，即结构相关。
如以下图：
关键信号是wrMem信号，表示是否读写内存。
具体出现在结构相关冲突检测与问题解决模块Hazarddetectentity.vhd中，产生于译码模块identity.vhd中。
具体使用方法如下：
1）冲突检测
只有执行访存指令（LOAD/STORE）时，才会出现冲突。
因此，我们在译码时产生一个标志是否访存的信号wrMem。
含义如下：
wrMem
意义
00
写内存〔STORE〕
01
读内存〔LOAD〕
1×
不占用内存
表16wMEM控制信号
通过检查“访存阶段〞的m_wrMem就可确定是否冲突。
2〕取指延后
在每次取指时，假设有冲突，那么往IR中写入空指令（NOP），并保持PC不变，使取指延后一个节拍。
4各流水段功能和实现的详细分析
4.1取指（IF）
4.1.1实现功能列表
取指模块实现的功能是：
●给定内存地址，读取内存中的指令
●将指令送入指令存放器，提供给下一级的译码模块
●实现控制相关冲突检测
●根据读取到的指令是否为跳转指令来更新PC
4.1.2输入、输出信号分析
主要输入信号：
Z，C
状态存放器
tempZ,tempC
ALU计算出的临时状态位，用于相关冲突检测
状态存放器写使能端，产生于译码时。
决定是否在执行阶段根据ALU计算出来的结果改变状态位
PCStall
决定是否保持PC不变，由结构相关冲突检测模块产生
IFFlush
决定是否往指令存放器IR里写入空指令，来自结构相关检测模块
OuterDB
内存读取过来的数据
主要输出信号：
PC_addr
PC作为内存地址输出,用于下一节拍的取指
d_PCInc1
PC+1
d_IR
指令存放器输出
4.1.3功能实现逻辑
通过分析控制信号我们可以大概了解到取指模块的功能实现逻辑是如何的。
广义上来说，取指模块包括结构相关冲突检测模块，因为PCStall信号（用来实现IF段对PC的更新）和IFFlush信号（对IR写入空指令）就来自结构相关冲突检测模块。
结构相关检测模块叫HazardDetectEntity，其模块图如下：
其中输入信号的含义是：
m_wrMem
wrMem在访存阶段的值
w_rwMem
wrMem在写回阶段的值
指令存放器
通过检测访存阶段的wrMem信号即可确定是否发生了结构冲突。
每次取指后，假设有冲突，那么往IR中写入空指令〔NOP〕，并保持PC不变，使得取指延后一个节拍。
除此之外，setFlag信号在此处的作用是，决定用状态存放器输出Flag还是ALU计算出的临时状态位tFlag来判断跳转。
4.2译码（ID）
4.2.1实现功能列表
译码模块实现的功能是：
●读取指令存放器中的指令
●对指令进行译码，发送控制信号
4.2.2输入、输出信号分析
从取指模块来的指令
从取指模块来的pc+1
w_wbData
写回数据，从写回模块里来
w_destReg
要写回的目标存放器
w_wRegEn
存放器写使能端
e_RAOut
存放器A输出值
e_RBOut
存放器B输出值
e_IMM
立即数输出值
e_ALUSrc
ALU输入端选择信号
e_ALUOpr
ALU运算选择信号
e_SetFlag
状态存放器写使能信号
e_wrMem
访存信号
e_wRegEn
存放器写使能信号
e_destReg
目标存放器
e_MemToReg
内存写入存放器使能信号
4.2.3功能实现逻辑
译码模块内部写好了根据不同的指令发送不同的控制信号的代码，采取一次译码，逐级传递的方式，译出后几级流水所需的控制信号和数据〔如立即数〕。
在每次时钟上升沿到来时送入下一级。
考虑到“相关检测〞涉及到的信号分属不同阶段以及整体结构的清晰性，作者将“相关检测〞独立出来。
4.3执行（EX）
4.3.1实现功能列表
执行模块实现的功能是：
●根据控制信号完成算术逻辑运算
●根据控制信号计算有效地址
●提供数据通道，将上一级传递过来的控制信号传到下一级
4.3.2输入、输出信号分析
e_RAOut、e_RBOut、e_ALUSrc、e_ALUOpr、e_SetFlag、e_IMM、e_memToReg、e_wRegEn、、
来自译码模块的控制信号
forwardA、forwardB
来自数据相关冲突检测模块的输出
e_ALUOut
上一个指令在执行模块产生的输出，作为下一条指令在执行模块执行的输入信号之一
m_SA、m_ALUOut、m_RBdata、i_tempZ、i_tempC、m_flag、m_wRegEn、m_memToReg、m_destReg、m_wrMem
主要来自上一级模块传过来的控制信号
4.3.3功能实现逻辑
执行模块执行的功能很简单，和上个学期做的CPU综合性实验类似，主要是一些ALU逻辑运算和状态存放器的更新操作。
在这里还有向下一模块传递控制信号的作用。
其中，forwardA和forwardB信号是来自数据相关冲突检测模块的信号。
模块图如下所示：
作用是在发生读后写数据相关时，直接将计算好了的结果在写回目标存放器时也发往下一条指令的执行模块作为ALU的输入之一。
4.4访存（MEM）
4.4.1实现功能列表
访存模块实现的功能是：
●根据地址线对内存进行读操作或者写操作
4.4.2输入、输出信号分析
内存读写控制信号
m_ALUOut
来自ALU的输出结果
m_RBdata
要写回的数据
PC
程序计数器的值
w_wrMem
传送到写回模块的内存读写控制信号
wr
读写控制信号
addr
要读取的内存地址
既可作为输入又可作为输出，用于传输数据
4.4.3功能实现逻辑
访存和取指在功能上是独立的，但是因为CPU对外只有一条地址线和数据线，因此访存和取指在实际上是有联系和冲突的。
当执行Load/Store指令时，地址线由ALU送入访存段的值提供；
当写内存时，CPU内部数据送往数据线。
4.5写回（WB）
4.5.1实现功能列表
写回模块实现的功能是：
●选择写回数据源〔来自ALU的输出还是来自内存〕
●根据写使能信号wRegEn将数据写回到存放器组
4.5.2输入、输出信号分析
s_w_ALUOut
ALU的输出
s_w_MemOut
内存读取的输出
s_w_memToReg
决定写入存放器的数据来源
s_w_flag
要写进状态存放器的值
4.5.3功能实现逻辑
此局部较为简单，即通过s_w_memToReg信号来决定是将ALU的输出写进存放器还是将从内存读出来的数据写进存放器。
模块图如下：
5系统改造
5.1新的指令系统
汇编语句
操作码
功能描述
指令类型
ADDDR,SR
0000
DR+SR→DR
算术逻辑指令
SUBDR,SR
0001
DR-SR→DR
CMPDR,SR
0010
DR-SR比较
ANDDR,SR
0011
DRandSR→DR逻辑与
ORDR,SR
0100
DRorSR→DR逻辑或
XORDR,SR
0101
DRxorSR→DR异或
SHLDR
0110
逻辑左移,最低位补0,最高位移入C
SHRDR
0111
逻辑右移,最高位补0,最低位移入C
MOVIDR,IMM
1000
IMM〔立即数〕→DR，存立即数进存放器
数据传送指令
MOVDR,SR
1001
SR→DR
LOADDR,SR
1010
[SR]→DR
STOREDR,SR
1011
SR→[DR]
JRADR
1100
无条件跳转到ADR,ADR=原PC值+OFFSET
控制转移指令
JRCADR
1101
当C=1时,跳转到ADR,ADR=原PC值+OFFSET
JRZADR
1110
当Z=1时,跳转到ADR,ADR=原PC值+OFFSET
NOP
1111
空操作
其他
5.1.1选择改动说明
包括NOP空操作指令在内指令系统共包括16条指令，在原有的25条指令的根底上删除了10条，新增了1条。
具体地，删除了DEC,INC,TEST,SAR,PUSH,POP,JRNC,JRNZ,LOADH,LOADL，新增了一条数据传送指令MOVI。
5.2修改的代码及说明
1）代码段1，新增内存模块memory.vhd
内存模块使用vhdl编写，内存由ram组成，读出数据线和写入数据线为同一条数据总线，因此不能同时进行读写。
因为这样所以会产生结构相关，即在取指的时候不可以访存，否那么会产生冲突。
内存读写功能由wr信号进行控制，当wr为0时执行写功能，当wr为1时执行读功能。
2）代码段2，取指模块ifentity.vhd
取指模块主要修改了与pc相关的地址信号的位数和跳转判断，由于修改指令系统时只保存了JR/JRC/JRZ3条跳转指令，因此在跳转判断时只考虑该3条跳转指令，根据跳转判断来选择如何更新pc的值。
1）代码段1，执行模块exentity.vhd
，，，
修改了alu选择信号以及alu功能信号的判断逻辑，以及状态存放器的判断逻辑，之所以修改是因为位数的修改。
除此以外还增加了aluMOVI的alu功能信号及其对应的逻辑功能实现。
1〕代码段1，译码模块identity.vhd
新增了的
译码模块主要修改了控制信号ctrl的位数，并根据“SA,SB,Wrmem,wRegEn,MemToReg,ALUSrc,ALUOpr,SetFlag〞的顺序增加了MOVI指令的控制信号，如下所示：
whenMOVI=>
ctrl:
=d_IR（3downto0）&
"
10"
&
1"
101"
1010"
000"
;
imm<
="
000000"
d_IR（1downto0）;
最后还增加了存放器的初始化。
6测试与总结
6.1规那么文件（cpu.txt的内容）
6.2测试代码
--程序1
--指令正确性测试--R0R1R2R3
ram（0）<
=MOVI&
R0&
"
11"
--3000
ram
（1）<
=ADD&
01"
--4000
ram
（2）<
=MOV&
R1&
R0;
--4400
ram（3）<
=SUBB&
--4100
ram（4）<
R2&
--41-20
ram（5）<
--4110
ram（6）<
=ORIns&
--4410
ram（7）<
=ANDIns&
R2;
ram（8）<
=XORIns&
R1;
--5110
ram（9）<
=SHLIns&
00"
--5210;
ram（10）<
=SHRIns&
--2210;
ram（11）<
=LOAD&
--R0的值为ADD&
，即00000001
ram（12）<
=CMP&
--CF=1,ZF=0
ram（13）<
=JRC&
1111"
--跳转到15号地址
ram（14）<
R3&
--如果跳转那么不执行该指令
ram（15）<
=STORE&
--0号地址的内容变为00000001
ram（16）<
--R0=3
ram（17）<
--R1=1
ram（18）<
--R0=R0–R1
ram（19）<
=JRZ&
--此处不跳
ram（20）<
=JR&
0000"
--此处跳
6.3测试结果
测试环境
测试程序
测试结果
五级流水
Quartus
程序1
正确
6.4测试总结
试程序的结果都与预期相符，证明测试结果是正确的。
7本课程设计的总结
7.1A同学总结
由于上一学期在电脑组成原理的综合性实验中担当了主力队员，对cpu的根本组织结构也算是十分了解，因此该学期主动担当了组长。
然而事实并没有那么简单，当第一次看到代码时发现，由于上次综合性实验大局部通过画图连线实现，逻辑功能十清楚确，一目了然，然而该学期的cpu顶层实体是通过vhdl代码实现的，因此初期花了不少时间在了解代码的语法以及逻辑功能上，完成此步以后，我们组开展了对3种相关进行详细分析。
弄清楚流水CPU的实现原理后，后续的修改工作就十分简单了。
一开始我们是采用机箱+DebugController的方式进行调试，后来由于实验室的机箱资源有限，便再次采取了用Quartus的时序功能仿真来调试，并添加了内存模块。
7.2B同学总结
在此次课程设计中，我主要：
参与修订指令系统；
负责数据相关模块的修改；
负责译码和访存模块的修改；
负责MOVI指令的增加，主要是在常量定义文件unitpack里增加MOVI的op码常量以及aluMOVI的alu功能选择信号，并在译码模块增加MOVI的控制信号及相关代码；
负责扩展常量定义文件。
在组长的组织下循序渐进，大局部不懂得问题都能够通过讨论解决。
7.3C同学总结
在这次的电脑组成原理课程设计里，我负责的是：
负责结构相关模块的修改；
负责执行模块和写回模块的修改；
负责新顶层实体cpum.bdf文件的接线，主要是在创立了cpuentity和memory的bsf文件后，新建cpum.bdf文件并将上述两个原件参加，利用Quartus的接线功能将原件连接起来。
升级会员 