利用FPGA实现GPS失步下精确守时最全word资料文档格式.docx

利用FPGA实现GPS失步下精确守时最全word资料文档格式.docx

《利用FPGA实现GPS失步下精确守时最全word资料文档格式.docx》由会员分享，可在线阅读，更多相关《利用FPGA实现GPS失步下精确守时最全word资料文档格式.docx（44页珍藏版）》请在冰豆网上搜索。

需选用一款高精度的恒温晶振作为时间跟踪源,要求其频率值为10MHz,频率稳定度达到1×

10。

9s,频率精确度达到2×

l旷9s。

1.4秒脉冲及时标输出接口

收稿日期:

2006一09—18;

修回日期:

2007—01—131.5守时时钟模块的硬件电路框图

图l给出了守时GPS时钟硬件电路框图:

GPS模块通过天线接收GPs卫星对时信号,将GPS模块输出的秒脉冲和GPS时标送给FPGA,同时将恒温晶振的输出10MHz脉冲信号也输入到FPGA中,FPGA将处理后的lPPS信号和GPS时标信息通过适当的驱动电路并行送到串口或光纤模块。

丽靠孤旦避厂一

墅壁堡!

粤IFPGA

丽磊觯业堕蚓

修正后秒

脉冲1PP!

n丽n秒脉冲———]驱动卜+1PPs输出,l输出r●GPS时标修正后I坚塑卜二+输出GPS时标

图1守时时钟模块的硬件电路框图

Fig.17Iheblockdiagmmofclockmodule

2软件流程

软件编写主要是在FPGA上完成.应用VHDL语言对各个软件模块进行功能开发。

首先,把FPGA实现GPS失步情况下精确守时的软件功能分成4个功能模块,如图2所示。

:

FPGA功能模块

叫c曝豢慧‰悟霾

输出时标进行修正l・一输出秒脉冲:

剿薯劈未粪荬

lOMHz.L兰』竺三至二2

型爿蕊瀚器悔嚣失步情况下秒L■翼=卜1PPs脉冲生成模块I:

巳竺r输出

图2FPGA实现守时的功能模块图

Fig.2neblockdiagramofFPGA

synchfhnctionmodule

⑩电力自动化设备第27卷

2.1秒脉冲上升沿判别模块

秒脉冲上升沿判别模块一旦接收到GPS模块发出的秒脉冲上升沿信息,则首先判断10MHz晶振脉冲计数值是否在10000000附近,若是,则表明1PPs为真实的秒脉冲信号,立即驱动输出秒脉冲信号,同时将10MHz晶振脉冲计数值清零;

否则认为是干扰信号,不予处理。

秒脉冲输出的同时,向GPS时标接收/发送模块置lPPS有效信号。

软件清单如下:

libraryieee;

useieee.std—logic—l164.all;

useieee.std—logic—arith.all;

useieee.std—logic—unsigned.all;

entity1PPs—Judgeis

port（a:

INBITb:

OuTBIT;

∥a为1PPs输入管脚,b为1PPS输出管脚。

sigIlallPPS—Good:

bit:

=‘0’,No—disturb:

bit;

∥lPPS—Good为1PPs上升沿检测到置的有效信号,No—disturb为晶振判别模块判别的无干扰信号。

end1PPS—Judge

棚-chitecturbevoflPPs—Judgeis

begin‘process（a;

∥如果1PPs检测到上升沿并判别非干扰信号,则置1PpS有效信号,并端口输出1PPS信号。

be舀n4.

i“a’eVentanda=‘1’andNo—disturb=‘1’then1PPs—Good=‘1’;

b<

=a;

endif:

endprocess;

endbev:

2.210MHz晶振脉冲计数模块

如果GPS没有失步,10MHz晶振脉冲计数模块负责在1PPS上升沿开始时判别该1PPs信号是否为干扰信号,若为正常信号则清零计数。

如果GPs失步,则直接将10MHz晶振脉冲送到GPS失步情况下秒脉冲生成模块。

软件清单如下:

libmryieee;

use

ieee.std—logic一1164.aH;

useieee.std—logic—arith.aU;

entity10MHz_Judgeis

port（c:

INBIT;

∥c为10MHz晶振输入管脚。

signal10MHz一0ut:

bit,∥1PPS—Good为1PPS上升沿检测到置的有效信号,No—disturb为晶振判别模块判别的无干扰信号,10MHz—Out为10MHz晶振输出信号,GPs_10st为GPS失步信号。

1PPS—Good:

bit,GPS—lost:

bit,

・No—disturb:

=‘1’;

variablePulse—Count;

∥Pulse—Count为10MHz脉冲计数器。

end10MHz—Judge

architecturbevlof10MHz—Judgeis

begin∥如果GPs未失步,则判别计数值是否合理,则置是否为干扰信号标志,同时输出10MHz脉冲给GPS失步秒脉冲生成模块。

process（

begin

if（GPSlost=‘0’then

if（1PPS—.Good=‘1’and

（PulseCount<

10000010

andPulseCount>

9999990then

Nodisturb=‘O’:

PulseCount=‘0’:

else

Nodisturb=‘1’:

PulseCount++:

elseif

endif

10MHz—Out<

=c;

endpmcess;

endbevl:

2.3GPs失步情况下秒脉冲生成模块

GPS失步情况下秒脉冲生成模块在GPs有效的情况下,通过累加1min的10MHz晶振脉冲计数值,求得1min内10MHz晶振由于频率准确度偏差造成的计数值偏差。

一旦GPS失步,该模块就利用晶振产生的脉冲生成1PPS信号.同时每隔1min对1PPS脉冲信号进行一次修正。

libraryieee;

useieee.std—logic一1164.all;

useieee.std—logic—unsigned.aⅡ;

entity1PPs—Createis

port8（b:

∥b为1PPS输出管脚。

bit,GPS一10st:

bit,1PPS—Good;

∥1PPs—Good为1PPs上升沿检测到置的有效信号,10MHz—Out为10MHz晶振脉冲输入,GPS_lost为GPS失步信号。

variable10MHzCount:

Wall—Count,Minute—_Cnt;

10MHz—Countold;

∥10MHz—Count为10MHz脉冲计数器,10MHz—CountOld为10MHz脉冲上次计数器,Warp—Count为计数偏差值,Minute—Cnt为分计数值。

end1PPS二Create

architecturbev2of1PPSCreateis

if（GPS10st=‘0’then

if（1PPSGood=‘1’andMinuteCnt=60thenWarDCount=10MHzCount—

第7期杨永标.等:

10MHz—CountOId;

10MHz—Count01d=10MHz—Count

Minute—cnt=0;

∥GPS有效情况下计数10MHz脉冲计数偏差值。

Minute—Cnt++;

if（10MHz—Count=10000000、

=‘1’:

Minute—cnt++;

∥此处生成秒脉冲,脉宽为200ms。

10MHz—Count=0;

=‘0’:

elseif（Minute—Cnt=60

∥此处对1PPs时间每分钟进行修正。

10MHz—Count=10MHz—Count+

Warp—Count;

elseif（10MHz0ut’eventand10MHzOu仁‘1’10MHz—Count++;

endbev3:

2.4GPS时标接收发送模块

GPS时标接收/发送模块主要功能是完成GPS时标信息的串口接收和发送,如果GPS时标信息中包含的接收到卫星个数不为0,则表明GPs未失步,则该模块直接转发接收到的GPs时标报文。

同时置GPS未失步标志告知IOMHz晶振脉冲计数模块和GPS失步情况下秒脉冲生成模块,如果卫星个数为0,则置GPS失步标志告知上述两模块。

同时该模块在失步情况下随产生的lPPS秒脉冲信号适当对GPS时标中的时间信息进行修正。

下面列出的软件清单只包括失步判别部分,不包括串口功能部分和串口接收/发送实现部分（串口功能实现和接收/发送功能有例子模块可直接套用。

useieee.std—logic—arith.aⅡ;

ieee.std一109ic—unsigned.all;

entityGPS—Timeis

signalGPS—lost:

∥GPS-lost为GPs失步信号。

v撕ableCoum—P1anet;

∥Coum—Planet为卫星数be西n

process（∥如果GPS时标信息中卫星数为o,则置GPS失步标志。

GPS时标报文接收并进行分析

if（CountPlanet=‘0’then

GPS—lost=‘1’

根据秒脉冲生成时刻对时标的时间信息进行修正endif

GPs时标报文发送

endbev4:

3仿真和试验效果

应用CvcloneⅡ系列FPGA的仿真软件工具QuartusⅡ6.O对上述方法中的软件进行了仿真,仿真结果如图3所示。

・oMHz晶振脉冲肌删㈣雌-_删眦朋眦呷㈣眦邶㈣眦邶㈣睢……㈣㈣㈣㈣㈣圈GPS未失步情况下厂————]厂——————]

输入FPGA的1PPS

GPS未失步情况下厂—————]厂————]FPGA输出的1PPS

GPS失步情况下1h;

F—————]厂————]后FPGA输出的1PPsj岛o。

s

GPS失步情况下12hl厂————]厂——————]后FPGA输出的1PPs型50斗s

图3GPS失步情况下仿真图

Fig.3SimulativetimingduringGPSsynchfailure

仿真试验效果表明:

由于选用的恒温晶振频率稳定度很好,在GPS失步情况下,由于每分钟都对1PPS进行了修正,所以1h测试效果1PPS与未失步情况下1PPS的误差为0.8斗s,12h测试效果为50斗s。

4结语

介绍了一种利用FPGA实现GPS失步隋况下精确守时的方法,为今后广域保护和广域测控装置应用GPS进行同步采样对时提供了很好保证,作为一个精确的时钟源能够很好地应用于电力系统同步采样中。

参考文献:

[1]李泽文,曾祥君,黄智伟,等.基于高精度晶振的GPS秒时钟误差在线修正方法[J].电力系统自动化,2006,30（13:

55—58.Uze—wen,ZENGXiarIg—jun,HUANGZhi—wei,et出.Methodfor

correctingerrors

0ftheGPS-clockbasedonthehighpre-cisioncrystaloscilIator[J].AutomationofElectricPowerSystems,2006,30（13:

55—58.

[2]徐燕玲,董公昌,胡淑巧,等.基于现场可编程门阵列的位同步时钟提取技术研究[J].探测与控制学报,2006,28（2:

61-64.

XUYan—ling,DONGGong-cha“g,HUShu-qiao,eta1.Studyonbit—in—phaseclockpick・uptechnologybasedonFPGA[J].JoumalofDetection&

Control,2006,28（2:

6卜64.

[3]叶淦华.FPGA嵌入式应用系统开发典型实例[M].北京:

中国电力出版社.2005.

[4]曾祥君,尹项根,LIKK,等.GPS时钟在线监测与修正方法[J].中国电机工程学报,2002,22（12:

41—46.

ZENGXiang-jun,YINXiang-gen,UKK,eta1.Methodsfor

monitoringaIldcorTectingGPS—clock[J].PmceedingsoftheCSEE,2002,22（12:

4l_46.

[5]商佳宜,江道灼.基于FPGA的智能数字锁相环实现[J].继电器,2005,33（3:

72—75.

SHANGJia.yi,JIANGDao—zhuo.ImpleInentationofanintelligentdi舀talphase—lockedloopbasedonFPGA[J].Relay,2005,33（3:

72-75.

[6]胡晓菁,李朋,郭佳佳,等.基于FPGA多路交流信号同步采集系统的实现[J].继电器,2006,34（3:

71・75.

HUxiao—jing,LIPeng,GUOJia—jia,eta1.Implementationonmulti—channelsdatasynchronousacquisitionsystembasedonFPGA[J].Relay,2006,34（3:

71—75.

[7]陆佳政,方针,陆新洁,等.基于GPS的高精度频率发生与测量装置的研制[J].华中电力,2005,18（6:

19—21.

LUJia—zheng,FANGzhen,LUxin—jie,eta1.HighprecisefI℃一quenc。

generationandmeasureequipment

basedonGPS[J].CenteralChinaElectricP0wer,2005,18（6:

19—21.『8]王国栋,杜志伟.基于GPS的同步时钟研制及其在电力系统中的应用[J].湖北电力,2005,29（5:

27-29.

WANGGuo—dong,DUZhi—wei.DevelopmentofGPSbasedsyn—chmnousclockanditsappicationinelectricpowersystem[J].HubeiElectricPower,2005,29（5:

27—29.

[9]王元虎,周东明.卫星时钟在电网中应用的若干技术问题[J].中国电力,1998,31（2:

10-13.

WANGYuan・hu,ZHOUDong-ming.Sometechnicalpmblems

ofsatelliteclockappliedon

power

network[J].ElectricPower,1998,31（2:

[10]徐丙垠,李桂义,李京,等.接收GPs卫星信号的电力系统同步时钟[J].电力系统自动化,1995,19（3:

18—20.

XUBing—yin,UGui—yi,LIJing,eta1.Syllchronousc10ckinpowersystembyreceivingsignal

fromGPs[J].Auto啪tionofEIectricPowerSystems,1995,19（3:

（责任编辑:

李育燕

作者简介:

杨永标（1978一,男,江苏海门人,工程师,从事变电站综合自动化的研究工作（E-man:

yangrongbiao@sohu;

杨晓渝（1977一,男,重庆人,工程师,从事变电站综合自动化的研究工作:

周捷（1969一,男,广东汕头人,高级工程师,博士,从事变电站综合自动化的研究工作。

ReaUze

ac伽ratetimiIIg稍thFPGAduringGPSsynchfailure

YANGYong—biao,YANGXiao.yu,ZHOUJie

（NARITechnologyDevelopmentLimitedCompany,Nanjing210003,China

Abstract:

ThehardwarecircuitforrealizingaecuratetimingduringGPSsynchfailureisdesignedwithaM+12Timing0ncoreReceiverGPS（G10balPositionSystemmodule,aCycloneⅡseriesEP2C8FPGA（FieldProgrammableGateArravanda10MHzhigh.precisionconstant。

temperaturecrystal.TheGPSmodulereceivesGPStimesignalandsendssecondpulseandGPStimetoFPGAwhiletheconstant.temperaturecrystalsends10MHzpulsetoFPGA.ThepI.ocessedsecondpulseandGPStimearethensentinparaUeltose订alportoropticalfibermodulethroughthedrivercircuit.

ThefoursoftwarefunctionalmodulesaredeVelopedwithVHDLdetection,10MHzcrystalpulsecounting,asecondpulsegenerationprogramlistsaregiven.Simulationandexperimentshowthatthe50斗swithintwelvehoursafterGPSsynchfailure.1anguage:

second—pulserisingedgeandGPStimetransceive.andtheirerrorofsecondpulseis1essthan

Keywords:

FPGA;

hardwareplatfo瑚;

sofhvarenow;

simulationandexperiment

（上接第92页continuedfrompage92

Resistivitymeterofpowercablesemiconductorsllields

WANGJin—cheng,HUYan

（CoUegeofElectronicsandInfo瑚ationEngineering,South—Central

UniversitvforNationalities.Wuhan430074,China

AresistivitymeterofpowereablesemiconductorshieldsisdevelopedaccordingtoGB/T12706—2002andIEC60502.Itconsistsoffourvolumeresistancemeasuringmodulesforconductorshield,insulatorshield,heatedconductorshieldandheatedinsulatorshield,centraLllycontrolledbyhighspeedMCUC8051.Four—pointprobemeasurementisappliedfbr

eachmodule.NodeVoltagemeasurementisadoptedfbrhighv01tageandlowpow℃rconsumptionapplicationandmulti-stepaccurateresistorvoltagedivideris’designedfbrwidevoltagemeasurementrange.ThemeterisequippedwithUSBinteIhcetosendmeasureddatatothedatabaseinPCfbrdataanalysisandmanagement.Itmnsstablvanddisplaystheresistivitiesofsemiconductorshieldandinsulatedshielddireetlv,withpowerconsumptionofsinglemodulelessthan0.1Wanden.0rwithin±

1%.Keywords:

powercable;

conductorshield;

insulatorshield;

resistivitymeasurement

作者:

杨永标,杨晓渝,周捷,YANGYong-biao,YANGXiao-yu,ZHOUJie作者单位:

国电南瑞科技股份,江苏,南京,210003刊名:

英文刊名:

ELECTRICPOWE