四人智力竞赛抢答器电路原理及设计.doc
《四人智力竞赛抢答器电路原理及设计.doc》由会员分享，可在线阅读，更多相关《四人智力竞赛抢答器电路原理及设计.doc（16页珍藏版）》请在冰豆网上搜索。
目录
一、设计目的 2
二、设计任务与要求 2
1、设计任务 2
2、设计要求 2
三、四人智力竞赛抢答器电路原理及设计 3
1、设计方案 3
2、系统框图 3
3、方案比较 4
方案1 4
方案2:
4
方案3：
4
4、单元电路设计及元器件选择 4
（1）抢答电路 4
（2）定时电路 7
（3）报警电路 9
（4）时序控制电路 10
（5）元器件列表 12
5、四路抢答器总电路图 13
四、设计过程中的问题和解决办法 13
五、设计成品的优点与不足 14
六、心得体会 14
七、实物图 15
1、正面 15
2、反面 16
四人智力竞赛抢答器
一、设计目的
1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
二、设计任务与要求
1、设计任务
设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。
选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。
2、设计要求
（1）4名选手编号为：
1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
（2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
（4）抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
（5）如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
（6）可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。
三、四人智力竞赛抢答器电路原理及设计
1、设计方案
抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答，按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且暂停抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。
在选手按键抢答成功后或者抢答时间倒计时为零的时候都有1秒钟的报警以提醒主持人和选手。
抢答的有效时间设定9秒，报警响声持续1秒。
接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器显示“0”，定时器显示设定时间“9”；主持人将开关置“开始”状态，宣布“开始”，抢答器工作，定时器倒计时。
选手在定时时间内抢答时，抢答器完成该功能：
优先判断、编号锁存、编号显示、倒计时锁定、扬声器提示。
倒计时电路的数码管显示剩余时间，另一个数码管显示选手编号。
如果在抢答时间内没有选手抢答，则倒计时电路数码管显示数字“0”，另一数码管也显示“0”，即1至4号选手都没有抢答。
同时音响电路给出1秒音响提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
2、系统框图
当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。
当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。
最后在显示电路中显示出所按键选手的号码。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
如图1：
扬声器
数码显示
脉冲电路
倒计时器
译码器
数码显示
扬声器
锁存器
编码转换电路
译码器
主持人
选手
图1系统框图
3、方案比较
方案1：
采用CD4511芯片作为抢答信号的触发、锁存和译码输出，用74ls190完成倒计时电路，用一个555产生时钟信号提供给抢答电路，再接一个分频器，把分频后的时钟信号接给倒计时电路。
分析：
用CD4511虽然比较简便，但实际在实现锁存功能时比较繁琐难实现。
方案2:
采用4D触发器74ls175和译码器来完成抢答部分.用74ls190完成倒计时电路的功能，用晶振产生脉冲，经分频电路，接到抢答电路和倒计时电路。
分析：
74ls190为单时钟计数器，而且没有异步清零端。
用晶振产生的脉冲更加精确，但是本设计不需要很精确的时钟秒冲信号，而且用到晶振要经过两次不同的分频，需要额外的两块芯片进行分频，增加成本。
方案3：
采用4D触发器74ls175和译码器来完成抢答部分.用74ls192完成倒计时电路的功能，用两个555产生脉冲。
分析：
用两个555产生时钟信号，可以单独设置每个时钟的频率，而且可以避免由一个时钟分频到抢答电路和倒计时电路时产生的跳线问题。
所用元件也不是很多，而且可以完美实现题目的功能要求。
经过对比3个方案的优缺点，决定采用成本较低、跳线少、功能易实现的方案3。
然后利用软件multism来进行仿真调试，再进行逐步改进。
4、单元电路设计及元器件选择
（1）抢答电路
电路如图2所示。
该电路完成两个功能：
一、是分辨出选手按键的先后，并锁定。
74LS175的四个输出端Q1、Q2、Q3、Q4分别表示选手1、2、3、4的编号，经过74LS32或门后连接到74LS47的A、B、C输入端，完成编码过程，同时译码显示电路74LS47让数码管显示选手编号；二、是要通过先抢答的选手的输出电平信号使其他选手随后的按键操作无效。
图2抢答电路
该电路的工作原理为：
当主持人控制开关处于“清除”时，D触发器的清零端为低电平，使D触发器被强制清零，输入的抢答信号无效。
当主持人将开关拨到“开始”时，D触发器Q非端前一状态为高电平，四个Q非端经过与门U9B为高电平，再和555脉冲信号信号和借位信号经过与门U9A仍为高电平，再送到D触发器的脉冲端。
当没人抢答时，Q1、Q2、Q3、Q4都为低电平，Q1非、Q2非、Q3非、Q4非都为高电平。
与门U9B输出端为高电平，和555的方波脉冲信号相与仍为脉冲信号，送给D触发器脉冲端。
当一有人抢答时（例如一号选手），D1输入端为高电平，该信号在时钟输入的脉冲信号的上升沿到来时进入锁存器，然后该选手的编号通过74LS32和47LS47显示在数码管中。
同时Q1非输出为低电平，经过与门U9B后仍为低电平，经过与门U9A后使锁存器74LS175的脉冲输入端保持低电平，封锁了四个输入端的输入，同时保持了输出端的电平信号不变。
这样不仅使得其他选手按键的输入信号不会被接收，而且抢答成功的一号选手的编号也被保存下来，直到主持人“清零”。
这就保证了抢答者的优先性及抢答电路的准确性。
当选手回答完毕，主持人控制开关S是抢答电路复位，以便进行下一轮抢答。
四D触发器74LS175为中心构成编码锁存系统，编码的作用是把锁存器的输出转化成8421BCD码，进而送给7段显示译码器。
其真值表a：
表a锁存编码真值表
锁存器输出
编码器输入
Q4
Q3
Q2
Q1
D
C
B
A
0
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
0
1
1
1
0
0
0
0
1
0
0
由该表可以看出，747LS175不能直接与74LS47连接，因为Q3=1时，对应的编码器输入A=1，B=1。
这时就通过二输入或门74LS32使锁存、编码一一对应（如图2）。
编码器的D输入端不需要，接地使其为0。
74LS175的逻辑引脚图与功能表如下：
图1-674LS175的逻辑引脚图
74LS175是一个单向上升沿触发的四D触发器、互补输出，有公用的时钟和公用的清零。
时钟的触发产生于特定的电压电平上，同脉冲的正跃变时间无直接关系。
当CLK引脚输入上升沿时，1D-4D被锁存到输出端（1Q-4Q）。
不管时钟输入的电平是高或是低，D输入信号不影响输出。
清零端CLR为低电平有效，即该引脚接低电平后，四个输入信号无效，四个输出为为低电平。
只有CLR接高电平时，74LS175才能正常工作。
表b74LS175功能表
备注：
RD即仿真图中的CLR，CP即仿真图中的CLK。
锁存电路的脉冲信号：
由555产生的140HZ的脉冲信号，为74LS175的CLK端提供方波脉冲，使其能正常工作。
（2）定时电路
如图3。
定时9秒，把74LS192对应的9，10，1，15四个端子预置为“1001”。
当复位开关按下时，给74ls192一个低电平，从而开始倒计时，每来一个脉冲信号进行减计数一次。
当有选手抢答或借位信号时，就使得74ls192的输入脉冲变成低电平，从而实现倒计时的停止。
再按复位键时，再一次倒计时。
图3定时电路
74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能。
LOAD为预置数端，低电平时把输入端置成预置数；CLR为清零端；UP为加计数端；DOWN为减计数端；BO为借位输出（低电平输出）；CO为进位输出端（低电平输出）。
计数器的时钟脉冲：
由秒脉冲电路555提供，其脉冲频率为1HZ,即1秒变化一个周期。
它基本原理是，由于电容C的两端的电压不能突变，定时器的2端电压低触发端为低电平，输出端3为高电平。
电源经过R1、R2给电容C充电，当电容的电压充到电源电压的2/3时，555内部的MOS管导通，输出为低电平。
接着电容通过R2和已经导通的MOS管放电，当电容的两端电压下降到低于1/3的电源电压时，MOS管截止电容放电停止，此时电源通过R1、R2再次向电容充电，如此反复，形成震荡，从而在3端得到时钟脉冲源输出。
图4信号发生电路
555产生的脉冲信号的周期计算公式：
T=0.69*（R1+R2）*C
（3）报警电路
由74ls121和蜂鸣器构成的报警电路，但仿真中没有74ls121，因此用功能相同的MONOSTABLEVIRTUAL（后文简称A1）来代替仿真，如图4所示。
其中A1的脉冲输入端是由复位信号和Q非的与信号和借位信号与在一起来提供的。
当其中一个信号为低电平时，使得A1得到一个下降沿脉冲，从而使A1的Q端输出一个宽度为一秒的高电平，那么蜂鸣器就会响一秒。
反之，电路停振，蜂鸣器不响。
图4报警电路
74ls121为不可重复的单稳态触发器，一旦被触发进入暂稳态以后，再加入触发脉冲不会影响电路的工作过程，必须在暂稳态结束以后，它才接受下一个触发脉冲而转入暂稳态。
输出脉冲的宽度由Rext和Cext的大小决定。
蜂鸣器的音响为1秒，由公式tw=0.69*Rext*Cext，设置74LS121的外接电阻和外接电容的值。
蜂鸣器：
有绿色电路板的一种是无源蜂鸣器，没有电路板而用黑胶封闭的一种是有源蜂鸣器。
有
升级会员 