西南石油大学级数字电子技术期末试题一Word文档格式.docx
《西南石油大学级数字电子技术期末试题一Word文档格式.docx》由会员分享,可在线阅读,更多相关《西南石油大学级数字电子技术期末试题一Word文档格式.docx(9页珍藏版)》请在冰豆网上搜索。
=
(
)B
)H
。
2、已知二进制数A=(-1101011)B,则该数用原码表示为A原=
,反码表示为A反=
,补码表示为A补=
3、在下图a所示电路中,输出Y=
在下图b所示电路中,输出Z=
4、逻辑函数的最简与或式为F=
5、某PLA电路如下图所示,其输出Y=
,输出Z=
(不需化简)。
6、单极性输出8位D/A转换器,当输入数字量为(01001010)B时,其输出电压为1.48V,当输入数字量为(11001011)B时,其输出电压为
7、两个
LUT和一个
MUX构成如下图所示电路。
LUT的内容如下表所示,输出Y=
BCDE
L1
L0
0000
00
1000
0001
10
1001
0010
1010
0011
1011
0100
1100
0101
1101
0110
1110
01
0111
1111
8、某时序电路的状态图如下所示,设电路初始状态为00,当输入序列A=0010(自左至右输入)时,该电路输出Z的序列为
9、如图所示
ROM,有
条地址线,
条数据线,其容量为
10、A/D转换要经过
、
、编码四个步骤。
二、分析如图所示时序电路,写出其激励方程、状态方程和输出方程,画出其状态转换表、状态转换图,并说明电路实现的逻辑功能。
(14分)
三、使用集成同步四位二进制加计数器74LVC161构成十二进制计数器。
可以外加门电路。
(8分)
集成同步四位二进制加计数器74LVC161功能表
输入
输出
清零
预置
使能
CEP
CET
时钟
CP
预置数据输入
D3
D2
D1
D0
Q3
Q2
Q1
Q0
进位
TC
L
╳
╳
L
H
↑
D3*
D2*
D1*
D0*
#
保
持
H
计
数
注:
DN*表示
CP
脉冲上升沿之前瞬间DN的电平,#表示只有当CET为高电平且计数器状态为HHHH时输出为高电平,其余均为低电平。
74LVC161的符号:
D3、Q3为高位,D0、Q0为低位。
四、设X为两位二进制数。
设计一个组合电路,使其输出Y满足Y=X2。
要求:
(1)列出真值表;
(2)写出逻辑函数的最小项表达式;
(3)用74HC139实现该电路(可附加必要的门电路);
(4)对函数化简,并用与非门实现该电路。
(16分)
74HC139是双2线——4线译码器。
1/274HC139的功能表和逻辑符号如下所示:
1/274HC139的功能表:
1/274HC139的逻辑符号:
A1
A0
五、试利用D触发器设计一同步时序电路——序列检测器。
当电路连续输入三个或三个以上的1时,输出为1
,否则输出为0。
(1)建立原始状态图和原始状态表;
(2)进行状态化简;
(3)画出序列检测器的逻辑电路图。
六、如图所示为两个555定时器组成的报警电路。
在开关按下后,扬声器将以一定频率持续响一段时间作为报警信号。
图中,R1=470kΩ,R2=1kΩ,R3=3kΩ,C1=10μF,C1=10μF,C2=0.1μF,根据所给参数,计算:
(1)每次开关按下后扬声器声响持续时间;
(2)扬声器发出声音的频率。
七、试采用具有片选使能、输出使能、读写控制,且容量为4K×
4的RAM芯片,设计一个8K×
8的存储器系统,试画出其逻辑图。
4K×
4RAM的逻辑符号和工作模式表如下所示:
工作模式
I/O
0~I/O3
保持
1
×
高阻
读
数据输出
写
数据输入
输出无效
西南石油大学2006级《数字电子技术》试卷一参考答案
1、(73)D=(01110011)
(1001001)B
(49)H
11101011
10010100
10010101
;
5、某PLA电路如下图所示,其输出逻辑函数Y=
,Z=。
(不需化简)
6、单极性输出8位D/A转换器,当输入数字量为(01001010)B时,其输出电压为1.48V,当输入数字量为(11001011)B时,其输出电压为4.06V
1101
2
4
取样
保持
量化
解:
激励方程
J0=K0=1
J1=K1=AQ0
输出方程
状态方程
状态转换表
状态转换图
功能:
该电路是一个同步可逆2位二进制(模4)计数器。
A=0时,加计数,Y上升沿触发进位,A=1时,减计数器,Y下降沿触发借位。
三、使用集成同步四位二进制加计数器74LVC161构成八十二进制计数器。
方法一:
反馈清零法
(82)D=(01010010)B
方法二:
反馈置数法:
若在TC=1时,置数。
则需置入(256-82)D=(174)D=(10101110)B
因为X为两位二进制数,且Y=X2,则Y为四位二进制数。
设X=X1X0,Y=Y3Y2Y1Y0。
(1)列出真值表
X1
X0
Y3
Y2
Y1
Y0
0
1
(2)逻辑函数的最小项表达式
,,
,
(3)用74HC139实现该电路
(4)求最简与或式,并用相应门电路实现。
,,
由题意,设输入为X,输出为Y,电路初始状态为S0,收到一个1为S1,连续收到两个1为S2,连续收到三个1为S3
(1)建立原始状态图和原始状态表
现态(Sn)
次态/输出(Sn+1/Y)
X=0
X=1
S0
S0/0
S1/0
S1
S2/0
S2
S3/1
S3
(2)状态化简
由状态表,S2和S3等价,故可合并,用S2表示,则得化简后的状态表。
化简后的状态表
编码后的状态表
Q1nQ0n
Q1n+1Q0n+1
/Y
00
00/0
01/0
01
11/0
11
11/1
S2/1
(3)状态分配
令S0=00,
S1=01
,
S2=11,则得编码后的状态表。
(4)求激励方程、输出方程,画逻辑电路图
X
Q1n+1(D1)Q0n+1(D0)
Y
由上表可得激励方程:
D1=
D0=(利用无关项化简)
输出方程:
Y=(利用无关项化简)
逻辑电路图如下:
图中,R1=470kΩ,R2=1kΩ,R3=3kΩ,C1=10μF,C2=0.1μF,根据所给参数,计算:
(1)每次开关按下后扬声器声响持续时间即第一片555定时器构成的单稳态触发器的暂稳态持续时间TW
TW=RCln3≈1.1RC=1.1R1C1=1.1╳470╳10=4.7s
(2)
扬声器发出声音的频率即第二片555定时器构成的多谐振荡器的振荡频率f
振荡周期
T=(R2+2R3)C2
ln2≈0.7(R2+2R3)C2=0.7╳(1+6)
╳0.1=0.49ms
振荡频率
f=1/T=2.04kHz
8的存储器系统,画出其逻辑图。
4的RAM有A0~A11共12位地址,D0~D44位输入输出,
8K×
8的RAM有A0~A12共13位地址,D0~D88位输入输出。
并联,并联,每两片4K×
4的RAM
可位扩展为4K×
8的RAM,两组4K×
8的RAM
由A12译码后去控制片选,进行字扩展,则可实现8K×
8的RAM。
扩展电路的逻辑图如下所示,图中D0~D8下标相同者并联。