太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx

上传人:b****3 文档编号:17866014 上传时间:2022-12-11 格式:DOCX 页数:8 大小:19.52KB
下载 相关 举报
太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx_第1页
第1页 / 共8页
太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx_第2页
第2页 / 共8页
太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx_第3页
第3页 / 共8页
太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx_第4页
第4页 / 共8页
太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx_第5页
第5页 / 共8页
点击查看更多>>
下载资源
资源描述

太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx

《太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx(8页珍藏版)》请在冰豆网上搜索。

太原理工大学组成原理复习提纲 课后习题答案Word格式文档下载.docx

4.中断的概念,排队的原因原则方法

5.中断响应的功能,中断处理的步骤

6.DMA的定义和传输的过程

第六章

1.显示器,打印机种类和性能指标

2.磁盘存储器的特点及相关性能指标的计算

第一章

2、3、4

补充:

1.计算机是如何区分指令和数据的?

2.论述计算机软硬件之间的关系。

3.数据总线宽度为64位,总线时钟频率为100MHz,每4个时钟周期传送一次,总线的数据传输率是多少?

4.CPU主频1000MHz,CPI是4,计算机的MIPS是多少?

1.通过时序控制信号区分,在取指令周期,访存取出的是指令,其他周期非指令。

其次,依靠PC。

2.一是相互依存,二是逻辑功能等价。

364×

100M/4=64×

25M位/秒=200MB/秒

4.1000M/4=25MIPS

第二章

11,12,13,14,15,16,17,18,19,20

2-12最小负数:

1.0……0-1整数:

11……1

2-13最小负数:

10……0-215

2-14最小正数:

100000,0.10……0

最大正数:

011111,0.1……1

最小负数:

011111,1.0……0

最大负数:

100000,1.01……1(1.10……0)

2-151010001001111111101000,1.001111111

阶码:

-24-0.110000001

2-1637.25=(100101.01)2100101.01=1.0010101×

2101

阶码:

01111111+101=10000100尾数:

0.0010101

浮点数二进制代码:

0,10000100,001010100……0

2-17采用隐含地址的方法。

2-18主要采用以寄存器或以寄存器为基础的多种寻址方式。

1.缩短指令字长、扩大寻址范围、提高编程灵活性、支持程序重定位等。

2.2000H+1+1+06H=2008H

 

3.思考题

表示范围主要取决于阶码位数,给定十进制表示范围,能表示的最大数如要用二进制表示,则有:

10y=2x

X就是阶码的位数(不含符号位),两边取对数有:

y=xlg2x=y/lg2

将x向上取整,可得出阶码的位数。

表示精度主要取决于尾数位数,同理有:

10-y=2-xy=xlg2x=y/lg2

将x向上取整,可得出尾数的位数(不含符号位)。

第三章

2(选1个)、3(选1个)、4、8、9

3-2.

(1)01.100000正溢,

(2)00.1110011无溢出

(3)11.100000无溢出,(4)10.100000负溢

3-3.

(1)11.110110无出,

(2)01.100011正溢

(3)10.1011111负溢出,(4)00.011010无溢出

3-416片181,5片182,16个小组,4个中组,注意初始进位的输入和最高进位信号的输出。

3-8考虑几个方面:

时钟、复杂性、时间性、速度和距离

3-9速度、设计复杂性、RISC和CISC

1.XY=-01001011

2.X/Y=-0.1011余数:

-0.00000001

3.指令部件、时序部件、专用寄存器、微命令产生部件。

微命令产生部件不同。

4.不包括通用寄存器和暂存器。

5.X、Y、Z在机器里是补码表示,

X:

1271111111,00…01…1,0000003FH(32位)

Y:

-9-1001,11…10111,0FFF7H(16位)

Z:

1181110110,00…01110110,00000076H

6.X=27×

29/32,Y=25×

5/8,

2111×

0.1110100111,00.11101

2101×

0.10100101,00.10100

对阶:

2111×

0.00101

尾数加:

01.00010

规格化:

00.10001,阶码加1:

01000,阶码溢出,运算溢出。

1.组合逻辑控制器。

2.三个都可以。

3.3+2+4+3+3=15位

6.指微操作码的编码方法。

8.16条指令,8个寄存器,8种寻址方式,16位。

2、3、5、6、7、27

4-2分4组,每组2片。

片内地址A10--A0共11位:

00……0-----11……1

片选信号(高2位地址)A12A11:

00,01,10,11

可用与非门实现,注意画法,用2-4译码器最简单。

4-3

2K×

8的EPROM有2组,每组1片,SRAM有2组,2K×

4的1组,1K×

4的1组,每组2片。

片选信号前3组(高2位地址)A12A11:

00,01,10

第4组(高3位地址)A12A11A10:

110,要考虑访存信号。

CS3

4-5

1.可计算出ROM有8KB,用4KB的EPROM有2组,每组1片,SRAM有6KB,用2K×

4的RAM,分3组,每组2片。

2.片内地址

EPROM:

A11--A0共12位:

RAM:

A10--A0共11位:

3.片选信号前2组(EPROM,高2位地址):

A13A12:

00,01。

片选信号后3组(RAM,高3位地址):

A13A12A11:

100,101,110。

可用与非门或2个译码器实现(2:

4和3:

8)。

A13A12A11

4-6双稳态触发器电容

4-71MB的容量用1MB/片构成,用1片.1M=210×

210=220

有1024行,需安排1024个刷新周期.

4-27直接映像:

按主存组号(标记)确定后,组内页号(主存页号MODCache的余数)拼接页内地址形成Cache的地址。

全相联映像:

按主存页号(标记)确定后,标记所在Cache页号拼接页内地址形成Cache的地址。

.

.组相联映像:

按主存组号(标记:

主存页号除以Cache组数的商,标记在Cache的组号由主存页号MODCache组数的余数决定)确定后,标记所在Cache页号拼接页内地址形成Cache的地址。

第二种组相联映像:

主存按Cache页数分区,再按Cache每组页数分组,主存组号是几,该组内任一页可以装入第几组的任一页。

如果按Cache每组页数分组,主存页号除以Cache组数的商为组号,组号MODCache组数,余数为装入Cache的组号,该组内任一页可以装入该组的任一页。

标记:

区号拼接组内页号。

1.目的:

容量、速度和价格……

方法:

容量小、速度快的靠近CPU,……

作用:

Cache存放立刻要用到得程序和数据……

关系:

副本、后援

2.速度、集成度、功耗、价格、是否刷新。

3.读写、断电

4.电容漏电

5.0—2k-12K----4K-10B1FH800H…0FFFH

6.2000除以512向下取整,商3,2000号单元在主存的第3页,3MOD8等于3,装入Cache第3组的任一页,即12,13,14,15,中的任一页,第3页是主存的第0组(整数商0),标记为:

000000000(21-9-3=9位)

如果是第36页,36/8=4余4装入Cache第四组的任一页。

即16,17,18,19,中的任一页,标记为:

000000100

7.虚存:

24位,高12位;

主存:

20位,高8位。

Ccahe:

块内:

5位,8块,块号:

3位,标志:

20-5-3=12位

8.前2个正确。

9.(4)正确

10.95%

2、6、7、19

6.程序中断和子程序的区别:

(1)进入的时刻不同,进入中断程序是随机的,而进入子程序是可以预知的;

(2)和被打断的程序关系不同,主程序和子程序是主从关系,被中断的程序和中断服务程序可能没有任何关系;

(3)进入方式不同,子程序通过执行CALL指令进入,中断服务程序通过执行中断隐指令进入;

(4)程序中断比子程序调用更复杂。

程序中断和子程序相同的地方是都要进行程序切换,都可以嵌套,都使用堆栈保护返回地址。

1.DMA与中断的比较:

相同点:

都能响应随机请求;

可实现主机和外设并行操作。

不同点:

(1)DMA不占用CPU,不需要保护断点和现场,也不需要恢复;

中断占用CPU,需要保护断点和现场,也需要恢复;

(2)CPU在机器周期末响应DMA请求,CPU在指令周期末响应中断请求;

(3)DMA用硬件实现高速、简单I/O传送,中断用程序实现中、低速I/O传送;

(4)DMA不能处理复杂事态,中断可以;

(5)处理DMA请求要进行总线权切换,处理中断请求要进行程序切换。

2.主要指各种标准总线:

ISAEISAPCIPCI-EUSB……

3.中断优先排队的原则、原因和方法:

(1)中断请求排队的原因:

一是有可能多个中断源同时请求,二是当前运行的程序和中断请求相比哪一个重要。

(2)中断请求排队的原则:

按轻、重、缓、急进行排队,如故障、DMA、外中断,在外中断中,磁盘、打印机、键盘。

(3)中断请求排队的方法:

有软件排队和硬件排队两大类,硬件又有串行排队和并行排队电路。

软件排队:

简单,容易实现,优先级的改变灵活,但速度慢;

硬件排队:

复杂,实现难,优先级的改变不灵活,但速度快。

5.来自主机内部的各种软件故障、硬件故障等。

来自主机外部的各种中断。

7.关中断、保存断点、形成中断服务程序入口。

6-2

(1)磁盘转速、磁头移动速度、数据传输率、磁盘CACHE……

6-58100+I600+L

6-7增加显存容量。

1.每秒转速:

7200/60=120转

每面道数:

(25-5)/2×

100=1000道

每道容量:

1000×

10×

3.14=1.57×

105位

(1)平均寻址时间:

=(1000/2)/100+1000/(120×

2)

=5ms+4.17ms=9.17ms

(2)总容量:

1.57×

105位×

10=1.57×

109位

(3)1.57×

120=1.884×

107位/秒

(4)提高转速和磁头移动速度、提高记录密度、增加磁盘CACHE容量……

(5)驱动器号:

2位,柱面号:

10位,磁头号:

4位,扇区号:

7位,(考虑字节的整倍数,驱动器号加一位)。

3.1600×

1200×

24×

85/0.5=5.9×

109位/秒

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 幼儿教育 > 幼儿读物

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1