高压RESURFLDMOS等效电路模型的研究Word文档格式.docx
《高压RESURFLDMOS等效电路模型的研究Word文档格式.docx》由会员分享，可在线阅读，更多相关《高压RESURFLDMOS等效电路模型的研究Word文档格式.docx（10页珍藏版）》请在冰豆网上搜索。
5.2沟道区模型及参数设计……………………………………………………
6.LDMOS的完整的等效电路模型及仿真…………………………………………
6.1………………………………………………………………
6.2用软件模拟的LDMOS的I-V特性…………………………………………………
6.3用软件模拟的LDMOS的C-V特性…………………………………………………
6.4用软件模拟的LDMOS的动态特性……………………………………………
结论…………………………………………………………………………
致谢……………………………………………………………………………
主要参考文献…………………………………………………………………
附录……………………………………………………………………………
外文资料翻译及原文…………………………………………………………
第一章绪论
1.1功率器件发展历程
电子学随着晶体管和晶闸管的相续发明，开始向两个方向发展：
一个以追求单元器件的小功率、高集成度、高工作频率的集成电路为核心的微电子技术；
另一个就是以追求大功率、小驱动电流、高工作电流密度、短开关时间的大功率半导体器件为代表的功率电子学。
功率电子学是一种采用功率半导体进行功率变换的技术。
而功率器件作为功率电子学的核心，其基本要求必须具有耐压高、输出电流大、工作频率高、驱动电流小等特点。
二十世纪50年代硅晶闸管（SCR）的问世标志着半导体器件扩展到强电领域。
到70年代中期，功率MOSFET诞生逐步改变了整个功率半导体器件的面貌，功率器件实现了场控制功能，打开了高频应用的大门，功率MOS管逐渐取代功率晶体管和晶闸管。
到二十世纪末，功率MOS管的市场份额已经超过50%。
现在智能功率集成电路（SPIC）已广泛应用于军用设备、通信设备、汽车电子、工业自动化控制及消费类电子等领域[1]。
从时间上看，功率管的发展大致经历了四个阶段：
第一代功率管诞生于五十年代，主要由晶闸管及其改进器件组成。
1957年，硅晶闸管由J.L.Moll等人发明，它属于半控型器件，当时工作电流为25A，阻断电压为300V。
但它关断速度太慢，因此只能在低频下工作（一般低于400kHz），同时门级不能关断阳极电流并且只能控制单向电流。
鉴于这些缺点，各种派生器件相继问世，但由于其本身固有缺点使得这种器件的发展基本处于停滞状态。
六十到七十年代是晶闸管统治功率器件的全盛时代，到了八十年代，晶闸管的发展已完全成熟。
晶闸管主要应用于高压直流输电、马达传动等低频大功率领域。
六十年代产生了以电力晶体管（GTR）为代表的第二代功率管—功率双极型晶体管，这类功率管解决了第一代不可控的问题，但却又面临驱动电流大，功率损失大的问题。
同时由于功率型双极晶体管还要受到基区和集电区中的少子存储效应的限制，其工作频率虽然比晶闸管有很大提高，但是仍然较低，一般在1MHz以下。
这类功率器件主要用于高压输电等电力控制领域。
以上这两类可以归结为一种，即双极型的传统功率半导体器件。
七十年代末，随着微电子技术和电力电子技术的发展出现了高频化、全控型的第三代功率器件，即场控功率器件。
场控功率器件为中小功率器件，主要包括功率MOSFET、静电感应晶体管（SIT）以及静电感应晶闸管（FCT）等。
这代产品以压控为特征，与双极型功率器件相比，具有开关速度快、输入阻抗高、无二次击穿现象、驱动电路简单等诸多优点，在功率半导体器件中占有越来越重要的地位，现已成为主流的功率器件。
功率场控器件的进一步发展，除了继续提高器件的功率控制容量和器件的性能参数指标外，一个重要的发展趋势是向集成化方向发展，即将功率器件与信息处理系统及其外围接口电路、保护电路、检测诊断电路都集成在同一片芯片上，这就是所谓的功率集成电路（PIC）。
八十年代后出现了第四代功率管—复合型高功率管，主要有两种:
由功率MOSFET分别与双极型功率晶体管和晶闸管相结合而成。
前者如绝缘栅双极型晶体管（IGBT）、MOS晶体管（MGT）等，后者有如静电感应晶闸管（SITH）、MOS晶闸管（MCT）等。
现在的很多研究生论文主要是以SOI-LDMOS功率管设计为主。
绝缘体上硅（SOI,silicononinsulator）LDMOS结构特点是在有源层和衬底层之间插入埋氧层来隔断二者的电气连接。
其优点是可以由结构特性将击穿点由体内击穿转移到二氧化硅击穿，在不增加器件面积的同时提高了器件的耐压性，这是非常优秀的；
同时由于SOI-LDMOS的特性，使得SOI-LDMOS在射频方面得到了广泛的应用。
不过SOI-LDMOS的制作成本相对体硅要高的多。
根据功率器件的工作机理结合其发展历程，又可以将功率器件简单分为以下三类：
第一类为双极型双极型器件为主的传统功率半导体器件，第二类为以MOSFET和IC为主的现代功率半导体器件，第三类即前两者基础上发展起来的特大功率器件。
一般来讲，纵向器件的电极位于器件表面和衬底材料的底部，电流是纵向流动，适合制造大功率分立器件。
横向器件的电极位于芯片的表面，电流呈横向流动，易于通过内部连接实现与低压信号电路及其它器件的相互集成，并且驱动电路简单。
正是由于这些优点的存在，横向功率器件得到了很快的发展。
目前国际上横向功率器件主要有横向双扩散MOS管LDMOS，横向绝缘栅双极型晶体管LIGBT，横向栅控晶闸管LMCT及横向双极型晶体管LBJT等，其中LDMOS已经广泛地应用到智能功率集成电路中，本文主要对LDMOS众多模型中的高压RESURFLDMOS器件模型的设计及仿真过程进行详细的分析。
1971年Y.Tarui等人提出了横向双扩散MOS的结构。
1976年clerq和ummer采用这种方案，做出了第一个LDMOS。
LDMOS是采用双扩散技术，即在同一窗口相继两次进行硼磷扩散。
通过两次杂质扩散横向结深之差可以精确地决定沟道长度。
LDMOS在工艺上很容易实现亚微米量级的沟道长度，且不受光刻限制。
故其跨导gm、漏极电流IDS、最高工作频率fT和速度都比普通MOS有较大幅度的提高。
LDMOS的源区和漏区之间有一个高阻层，称为漂移区。
高阻漂移区的存在提高了击穿电压，并减小了漏、源两极之间的寄生电容，有利于提高频率特性。
同时，漂移区在沟道和漏之间起缓冲作用，削弱了LDMOS的短沟道效应。
由于VDS的绝大部分降落在漂移区上，因此在沟道夹断后，基本上没有沟道的长度调制效应。
当VDS增大的时候，输出电阻不会降低，沟道区也不易穿通，从而LDMOS的击穿电压不受沟道长度和掺杂水平的限制，可以进行独立的设计。
LDMOS是电压控制器件，输入阻抗高，驱动功率低，易与前级藕合。
它温度特性好，具有负温度系数，负反馈过大的局部电流不致形成双极型器件那样的二次击穿，安全工作区（SOA）宽，可以防止热耗散的影响，热稳定性好，工作温度可达200℃。
它是多子器件，抗辐射能力强，无少子存贮效应，开关速度快，且可以多个单元并联工作。
LDMOS增益高，线性范围宽，互调失真小，适于射频应用场合。
由于场控器件的输入阻抗高，电流是负温度系数，才能完成双极型晶体管所没有的多单元并联，实现低导通电阻的大电流工作。
因为多单元并联工作，所以容易利用其余部分单元实现过压、过流、过热保护等多种功能。
漂移区的存在起到了将漏与沟道隔离的作用，故而沟道调制减弱。
但是LDMOS的电容比较大，电流密度较小，而且随着漏端电压的增加，导通电阻和击穿电压成反比的关系越来越制约着LDMOS在更广泛领域的应用。
LDMOS器件比较典型的应用是在驱动电路、开关电路和智能功率电路等数模混合电路中作为高压功率器件使用，例如C-PDP（Colorplasmadisplayingpanel）的屏驱动电路，都需要将前级输出的低压信号加到高压驱动电路去控制对屏的直接驱动。
这些电路前级工作电压仅几伏，但后级功率放大电路的工作电压却高达80一200（V）。
为了完成这样的高压电路驱动，在IC中普遍采用高压器件。
根据前面的介绍，现在的主要功率器件结构有双极型、偏置栅MOSFET、LDMOS、VDMOS、BIMOS以及它们衍生结构等。
在高压MOS发展过程中主要有VDMOS和LDMOS两种，VDMOS虽然导通电阻小，占有的版图面积也小，但它是纵向结构，不易和低压CMOS电路兼容。
为此常常在其漂移区底部增加一层埋层，将漏极电流引到硅表面，这样做虽然达到了电路兼容，但由于成本增高，工艺复杂，目前在一般的高低压兼容的集成电路中仍然少见。
LDMOS是平面结构，易于和大规模集成电路兼容，因此大部分高低压兼容的集成电路都采用LDMOS结构。
但是它有一个致命的缺点:
导通电阻与耐压设计是矛盾的。
为了满足高压大电流的要求，LDMOS会有很大的版图面积，这导致了芯片成本的上升。
尽管LDMOS具有这个缺点，但是由于其工艺简单，易于实现，性能稳定，能进行超大规模集成电路设计，所以它还是在各种高低压兼容的集成电路中得到了广泛的应用，例如HDTV的PDP显示屏，汽车电子的许多产品都用LDMOS作为高压功率放大器件。
移动通信是半导体器件的另一个重要的应用领域，移动通信系统基站和手机中的功率放大器需要性能优异的射频功率晶体管。
近年来，随着以蜂窝式移动通信为主的通信市场爆炸式的增长，随着人们对通信质量和业务范围的要求越来越高，几年前作为射频功率晶体管的主要产品的硅双极晶体管和GaAsMESFET的性能逐渐难以满足通信发展的要求。
LDMOS与双极器件相比较，具有线性放大动态范围大、线性增益高、输出功率大等突出优点，同时LDMOS制造工艺简单，易于和普通低压工艺兼容制造价格比GSAS器件低很多，最新一代的LDMOS器件在增益、线性度和效率等所有的关键参数都有了明显的改进，能帮助设计者为新的蜂窝无线标准开发最新一代的功率放大器。
毫无疑问，通过半导体技术的不断创新，LDMOS器件的性能也将得到不断的提升。
LDMOS由于结构复杂，单个器件的特性大部分用数值方法来模拟，从而运算时间长，在大规模集成电路中进行电路特性模拟时的弊端尤为明显。
由此，电路与器件的设计人员希望能够得到一个准确而快速的模型用于器件与电路参数的初始估计。
另外，随着器件工艺和材料的发展，LDMOS产生了许多新型结构，使得LDMOS的模型更为复杂。
因此，建立一个快速、准确、解析的LDMOS模型成为迫切需求。
LDMOS模型研究的主要内容有以下几个方面:
（l）沟道横向非均匀掺杂
（2）漂移区电阻建模（3）准饱和效应（4）耐压模型的研究。
此外，LDOS中的温度特性、电容特性、热载流子效应等也是其特性等也是其研究的热点问题。
第一章:
绪论。
阐述了课题的研究背景和研究意义以及LDMOS模型的发展现状，介绍了论文的结构安排。
第二章:
LDMOS模型及其研究发展。
介绍了RESURF技术，应用RESURF技术的LDMOS的基本结构，击穿原理及耐压原理，分析比较了几种典型的横向非均匀掺杂沟道建模方法的优缺点。
第三章：
详细研究了LDMOS的各个组成部分所具有的物理特性，并分析了其对建模的影响。
第四章：
详细研究了LDMOS的温度特性，包括阈值电压，迁移率，饱和电流，导通电阻等的温度特性，并讨论了其对LDMOS建模的影响。
第五章：
详细研究了LDMOS的一些非理想的寄生效应及其对建模的影响。
第六章：
根据以上得到的各种会影响LDMOS建模的因素，搭建出LDMOS等效电路模型，并对其中的基本器件的参数进行设计，用模拟仿真软件对等效电路进行I-V特性，C-V特性，动态特性的仿真，得出结论。
第二章.LDMOS晶体管原理
RESURF（ReducedSurfaceField）的技术，指的是在半导体器件和集成电路芯片中采月的提高击穿电压的方法。
一般情况下，平面p-n结的击穿电压要比体内p-n结的击穿电压低。
RESURF技术通过人为地加入一个低掺杂区，来改变平面p-n结表面附近的电场分布，从而达到提高表面击穿电压的目的。
对于一个外延平面p-n结，当外延层厚度较大时，在反向电压下外延层不能完全耗尽，则在p-n结表面处的耗尽层宽度较小，该处的电场较强，因而表面击穿电压较低;
当外延层厚度较小时，外延层能够完全耗尽，则在p-n结表面处的耗尽层宽度较大，因而该处的电场减弱，击穿电压增高;
进一步，当外延层厚度很小时，不仅外延层能够完全耗尽，而且很大一部分外延层也被耗尽了，即相当于p-n结耗尽层宽度大大增加，达到了削弱电场强度的目的。
LDMOS通过加入n-漂移区来提高器件耐压，这个时候漏极的p-n+结就相当于一个RESURF二极管。
其原理如图2-1所示
图2-1RESURF二极管示意图
图中p+/n-epi和p-sub/n-ePi两个结为突变结。
其中p+/n-ePi结为单边突变结，比p-sub/n-epi结先发生击穿。
由公式2-1所示。
公式2-1
由公式2-1可得
公式2-2
其中
凡为硅的介电常数。
设击穿时候的临界电场强度为
，则有
公式2-3
对于p-sub/n-epi结，设其n-epi侧的耗尽层厚度为Wepi
公式2-4
外延层耗尽时候有:
tepi≤Wepi，可得
公式2-5
将3-3代入3-5可得
公式2-6
由3-6式可以得到，当Nepi=Nsub时。
，即衬底浓度和外延层浓度相等时，剂量Q取最大值。
图3一3显示了不同外延层厚度下的耗尽情况，从图中我们可以看到，当外延层厚度较低时候，外延层只有部分耗尽，这时候的压降主要集中在p+/n-epi结上，致使p+/n-epi结的表面电场先达到临界值，器件在此击穿;
在外延层厚度较薄的情况下，外延层完全耗尽，此时在外延层与衬底之间产生了纵向电场，由于纵向电场和横向电场的相互作用，导致电场的分布更为平均，提高了器件的击穿电压。
（a）外延层部分耗尽示意图（b）外延层完全耗尽示意图
图2-2RESURF技术示意图
LDMOS（LateralDouble-diffusedMOS）的结构相比于常规MOSFET主要有两点不同:
第一，在相同的源/漏区域注入两次，一次注入浓度较大（典型注入剂量1015cm2）的砷（As），另一次注入浓度较小（典型剂量1013cm2）的硼（B），这样沟道长度L（ch）用两次扩散的横向结深之差精确控制，可以做得很小且不受光刻精度的限制;
第二，在沟道和漏端之间增加一个较长的n-漂移区。
由于n-漂移区是高阻区，可以承担漏源电压，所以可以提高击穿电压并且有效了减小源漏两级之间的寄生电容，有利于提高频率特性。
同时，漂移区在沟道和漏间的缓冲作用还可以可削弱LDMOS的短沟道效应。
图2-3LDMOS结构示意图
LDMOS设计的核心问题就是漂移区的设计，漂移区的杂质浓度比较低，因此，当LDMOS接高压时能够承受更高的电压。
LDMOS的多晶硅扩展到漂移区的场氧上面，充当场价板，场极板的存在可以改变漂移区的电场分布，从而可以影响器件的击穿电压。
场极板的设计与其长度密切相关。
关于场极板的设计，要规划好SiO2层的厚度、场极板的长度和位置三个方面。
另外，由于漏源电压VdS的绝大部分都降落在n-漂移区，所以在沟道夹断后，沟道的长度调制效应基本不会出现。
而当Vds增大时，LDMOS的输出电阻不会降低，沟道区由于p阱的存在也不容易被击穿，从而LDMOS的击穿电压可以不受沟道长度和掺杂浓度的限制，可以进行独立的设计。
在制造工艺方面，LDMOS制造工艺与标准MOS工艺不同，在封装方面没有采用BeO隔离层，而是选择直接接在衬底上，这样使导热性能得到改善，提高了耐高温性能力，从而延长了器件的寿命。
另外，由于LDMOS管的负温效应，漏电流在受热时自动均流，不会在收局部形成过多的热量，所以不易受热损坏团。
所以LDMOS管具有较强的负载失配和过激励的承受能力。
RUSURF（ReducedSurfacaField）原理在LDMOS中的应用:
RESURF原理在1979年由J、A.Apels等人提出。
1980年S.C.Cotak等人将它应用于LDMOS，即通过选取合理的外延层厚度和掺杂浓度使击穿电压达到最大，并在击穿电压一定时，降低寻通电阻和器件面积。
作为一种降低平面PN结表面电场的方法，RESURF理论使LDMOS器件进一步发展，成为目前功率MOS器件的基础。
例如，SOILDMOS就是利用RESURF原理来获得较高的关态击穿电压和较低的导通电阻。
2.1.4PN结击穿机理
在LDMOS功率器件中主要是雪崩击穿。
在漏端电压作用下P沟道/N一漂移区形成的PN结反向偏置，流过PN结的反向电流，主要是由P区扩散到势垒区中的电子电流和由N区扩散到势垒区中的空穴电流所组成。
当反向偏压很大时，势垒区中的电场很强，在势垒区内的电子和空穴由于受到强电场的漂移作用，具有很大的动能，它们与势垒区内的晶格原子发生碰撞时，能把价键上的电子碰撞出来，成为导电电子，同时产生一个空穴。
从能带论的观点来看，就是高能量的电子和空穴把满带中的电子激发到导带，产生了电子一空穴对。
电子和空穴在强电场作用下，向相反的方向运动，还会继续发生碰撞，产生第三代的电子一空穴对。
如此继续下去，载流子就大量的增加，从而产生载流子的倍增效应。
由于倍增效益，使势垒区单位时间内产生大量载流子，迅速增大了反向电流，从而发生PN结击穿。
PN结的反向电流随反向电压V平方根的增加而增加。
但随着V的增加，耗尽区的电场强度也随之增加，当电场达到临界电场EC时，若反向电压再增加，会使电流急剧增加，这时PN结就达到了击穿状态。
因此判断PN结是否击穿主要看临界电场强度Ec，设计时可以认为PN结在电场强度达到EC时就可判定为击穿，以临界电场为判定指标给器件设计带来很大的方便。
根据上述分析的临界电场规律，归结到指导具体设计技巧就是防止结击穿就
首先要防止结最大电场强度大于临界电场EC，要满足设计需要的最大击穿电压值就要尽可能的电场分布的更均匀，分布范围越宽越好，重点防止电场尖峰的出现。
此后的许多器件优化工作的直接目的就是减小电场峰值。
PN结的击穿电压可表示为：
公式2-7
上式中，NA和ND分别为P区和N区的掺杂浓度。
该方程表明，无论是N型还是P型的任何杂质浓度的增加都会导致击穿电压BVbr降低。
在LDMOS器件结构中，沟道P区的掺杂远远高于漂移区的掺杂，因此击穿电压主要由N一漂移区浓度决定，且与ND成反比。
通常，对中等掺杂的硅（1014一1016cm3），它的临界电场强度Ec约为4xl05V/CM，作为一级近似，EC与掺杂浓度无关。
影响LDMOS的寄生效应主要有Kirk效应，寄生三极管效应，自加热效应，
热载流子效应等。
2.2.1Kirk效应
LDMOS处于导通状态时，漂移区空间电荷浓度会随着载流子的流经而降低，即漂移区的浓度降低。
如果漂移区杂质浓度小于电流密度的话，电场峰值就会向漏端转移。
根据
这时候电场的斜率为负值。
这里vn为载流子漂移速度，图（2-4）所示的是所加漏压为100V，栅压分别为OV，5V的等势线分布情况。
场板结构为栅极板，其中衬底浓度设为le15-3，漂移区表面的浓度峰值为3.4e16cm-3，界面固定电荷为le1Ocm一2，沟道浓度为1el7cm-3，，场极板长度为2.8μm，漂移区长度设为7μm。
可以看到，这种情况下等势线会在漏极方向会变得更为密集。
由图可见，当电流密度增加后，漂移区等势线向漏极偏移更为明显。
漏端
电场强度大幅度增加，这就是Kirk效应。
Kirk效应将会大大增大载流子在漏端发生碰撞电离的概率并产生二次载流子，促进寄生三极管的导通，对LDMOS的安全工作区造成影响。
（a）Vgs=0V（b）Vgs=5V
图2-4Vds=100V时不同栅压下LDMOS等势线
降低Kirk效应的方法之一是在漏端加一个漏缓冲区，此缓冲区的浓度在于漂移区浓度和漏区的浓度之间。
即对漂移区实行线性掺杂，具体结构如图（2-5）所示，这种结构可有效缓解漂移区的高电场所带来的稳定性问题。
图2-5漂移区的线性掺杂
2.2.2寄生晶体管效应
LDMOS内部有一寄生三极管，其简单示意图如图2-6所示。
LDMOS在高压下发生碰撞电离，产生一定量的过剩载流子，这些载流子会在体一源区间产生正向压降，如果这个压降超过寄生三极管的导通电压，就会使寄生三极管导通，结果在沟道下方产生另外一条电流通路，电流因此迅速上升，使得栅极失去了对电流的控制作用，LDMOS产生负阻击穿。
这种击穿在短脉冲作用下容易产生，如ESD等。
图2-6LDMOS内寄生晶体管示意图
图2-6中Ih为衬底电流，可由公式2-8表示：
Ih=（Mn-1）×
IS+Idifu+Igen公式2-8
其中Mn为雪崩倍增系数，IS为源极电流，Idifu为PN结的反向饱和电流，Igen
为空间电荷区的产生一复合电流。
当电场强度很高时，碰撞电离产生大量的二次载流子，Ih主要由第一项决定。
在这里未考虑温度影响，寄生三极管的导通压降近似为定值。
导通过程如图2-7所示。
图中Bvon表示寄生三极管导通时候的临界漏源电压。
图2-7寄生三极管导通电压随LDMOS漏压的变化
由以上分析不难得到，降低降低衬底电流Ih;
降低p阱的电阻都可以改善寄生晶体管效应。
2.2.3自加热效应
LDMOS工作时有源区将会产生大量的焦耳热能，使得相对于芯片其他部分和周围介质间的产生温度差。
如果LDMOS表面或体内存在强电场，载流子会被加速，能量增加，成为热载流子。
这种情况下载流子的能量超过晶格散射所损失的能量，破坏了热平衡，导致有源区局部温度升高，如图2-8所示。
随着栅压的增加，LDMOS体内温度迅速提高，最高温度的位置从阶梯场板的下方向漏区逐渐转移。
同时温度范围极具升高。
高能载流子与晶格碰撞，产生二次电子空穴对，其中电子在电场作用下流向漏极，空穴流向源极。
这时公式（2-8）的后两项远大于第一项，寄生三极管的基极-发射极的压降迅速升高。
同时在Jc保持不变的前提下，Vbe具有的温度系数为负值，导通压将随温度升高而越低，当结上的压将达到寄生三极管的导通电压电时就触发寄生三极管，器件失效，过程如图2-9所示，图中的虚线部分表示温碰撞电离发生时候的基极-发射极的压降的变化，这会进一步降低LDM
升级会员 