芯片的集成制造工艺和实现方法的技术总结报告文档格式.docx
《芯片的集成制造工艺和实现方法的技术总结报告文档格式.docx》由会员分享，可在线阅读，更多相关《芯片的集成制造工艺和实现方法的技术总结报告文档格式.docx（9页珍藏版）》请在冰豆网上搜索。
4.2掩膜与曝光5
4.3显影5
4.4刻蚀与膜剥离5
第五部分氧化与掺杂、气相沉淀6
5.1氧化6
5.2掺杂7
5.3化学气相淀积7
第六部分芯片封装与测试7
第一部分概述
集成电路的制造工艺是一个非常复杂而又精密的过程，它是有若干单项制造工艺组合而成，从电路设计到芯片完成整个过程离不开集成电路制造工艺。
本文先简单介绍芯片的制造流程，然后结合制造流程从硅衬底、光刻技术、氧化与掺杂、薄膜制备、测试封装来逐步介绍集成路的制造工艺和实现方法。
第二部分芯片制造流程
2.1光罩制作
光罩是在生产半导体时，将线路印制在硅晶圆上所使用的模具。
芯片设计公司完成产品设计后，将设计版图交付晶圆制造商，晶圆制造商依据版图制作光罩用于后续生产。
2.2晶圆生产
2.3晶圆加工
2.4封装测试
第三部分硅衬底
任何集成电路的制造都离不开衬底材料——单晶硅。
制造单晶硅有两种方法：
悬浮区熔法和直拉法，目前市场上的单晶大都是采用直拉法得到，这里仅介绍直拉法制造单晶硅。
3.1直拉法制造单晶硅棒
图1——直拉法生长单晶硅装置示意图
首先将预处理好的多晶硅装入炉内的石英坩埚中，抽真空或者通入惰性气体进行熔硅处理。
熔硅阶段坩埚位置的调节很重要。
开始阶段，坩埚位置很高，待下部多晶硅融化后，坩埚逐渐下降至正常拉晶位置。
带熔硅稳定后即可拉制单晶，拉晶时，籽晶轴以一定速度绕轴旋转，同时坩埚反方向旋转，然后在缓慢向上提拉，这是在液-固界面经过逐渐冷凝就形成了单晶。
在单晶生长过程中应该保持熔硅液面在温度场中的位置不变。
因此坩埚必须自动跟踪熔硅液面下降而上升，同时拉晶速度也应自动调节保持等直生长。
所有自动调节过程均由计算机控制系统自动完成。
3.2硅片制造
硅片的准备过程从单晶硅棒开始，到洁净的抛光片结束，以能够在绝好的环境中使用。
硅片加工过程包括很多步骤，所有的步骤为：
切片、激光标识、倒角、磨片、腐蚀、背损伤、边缘镜面抛光、预热清晰、抵抗稳定退火、背封、粘片、抛光、检查前清晰、外观检查、金属清洗、擦片、激光检查和包装。
这些步骤可以概括为三个主要种类：
能修正物理性能如尺寸、形状、平整度、或一些材料的性能；
能减少不期望的表面损伤的数量；
或能消除表面沾污和颗粒。
3.3外延
在集成电路工艺中，外延是指在单晶衬底上，用物理的或化学的方法，按衬底单晶硅晶向排列单晶膜的工艺过程。
外延是在晶体上生长晶体，生长出的晶体的晶向和衬底晶向相同，掺杂类型、电阻率可以不同。
外延生长时掺入杂质的类型、浓度都可以与衬底不同，增加了微电子器件和电路工艺的灵活性。
将CMOS电路制作在外延层的优点：
最大程度的避免闩锁效应，避免硅层中SiOx的沉积。
第四部分光刻
光刻是集成电路制造过程中最复杂和关键的工艺之一。
光刻工艺利用光敏的光刻胶发生光化学反应，结合刻蚀的方法把掩膜版图形状复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。
在芯片的制造过程中，会多次反复使用光刻工艺。
本次芯片的生产需要20多次光刻，使得芯片的生产长达两三个月之久。
光刻的主要工艺步骤包括：
光刻胶的涂覆，掩模与曝光，光刻胶显影，腐蚀和胶剥离。
下面分别进行简要的介绍：
4.1光刻胶涂覆
光刻胶是一种有机的光敏化合物。
按照胶的极性可分为正性光刻胶和负性光刻胶。
光刻胶在曝光之后，被侵入显影溶液中，在显影过程中，正性光刻胶曝光后的区域溶解的速度要快得多，理想情况下，未曝光区域保持不变。
负性光刻胶正好相反，在显影剂中未曝光的区域将溶解，而曝光的区域被保留。
正胶的分辨率往往比较好，因此在集成电路制造中应用更为普及。
在光刻胶涂覆前，硅片要进行热处理以去除湿气，并且经粘附增强剂处理，然后用光刻胶溶液旋转涂覆。
在一个高温的热板上，溶剂挥发掉，通过选择光刻胶的粘度和涂覆旋转的速度，是光刻胶固化为十分均匀的薄膜，厚度约为1到2个微米。
4.2掩膜与曝光
掩膜版与圆片的对准至关重要，它将限制芯片的集成密度和电路的性能，因此在现代集成电路制造工艺中，采用了多种方法以保证掩膜版与圆片的对准。
（1）多数步进机中，圆片并不直接对准掩膜，而是圆片和掩膜经过各自的光路，对准于曝光系统的光学链上。
如果这两个对准过程不是精确匹配的，就会发生对准误差。
为了避免这些系统误差，要周期性做基线校准处理。
（2）超出和缩进的消除。
在接触式、接近式和扫描投影光刻机，超出和缩进通常是由于圆片在一系列的工艺过程中由于温度引起的物理尺寸的变化而造成的。
步进机以全局对准模式可以减轻这个问题，应用良好的逐个位置对准方法甚至可以完全消除它。
此外，该类型的误差也容易由于掩膜温度的少量而变化而产生。
（3）掩膜材料的选择。
石英由于具有较低的热膨胀系数，常被选做制作掩膜的材料。
为了避免一整块8英寸掩膜产生大于0.1微米的膨胀，，需要掩膜温度变化控制在0.71度以内。
当大量光穿过掩膜时，这个条件并不容易达到。
亚微米步进机应用先进曝光系统控制掩膜温度，以尽量减小这个问题。
此外对准记号的畸变也可能造成芯片旋转和对不准。
曝光的方法主要有光学曝光、离子束曝光、电子束曝光和X射线曝光等。
4.3显影
显影是把潜在的光刻胶图形转变为最后的三维立体图像。
这一过程中，最重要的参数是曝光与未曝光区域之间的溶解率比例（DR）。
商用正交有大于1000的DR比，在曝光区域溶解速度为3000nm/min,在未曝光区域仅为几nm/min。
光刻胶的DR可在显影时用反射率现场测量。
4.4刻蚀与膜剥离
刻蚀工艺主要包括湿法刻蚀和干法刻蚀。
将在后面详细介绍。
完成了上面所有的工艺过程后，除了高温稳定的光刻胶，例如光敏聚酰亚胺，可以作为中间截止或缓冲涂覆而保留在期间上，要把所有的光刻胶剥离。
为避免对被处理表面的损伤，应采用低温下温和的化学方法。
（1）湿法刻蚀
湿法刻蚀是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术。
它是一种纯化学刻蚀，具有优良的选择性，它刻蚀完当前薄膜就会停止，而不会损坏下面一层其他材料的薄膜。
无论是氧化层的刻蚀，横向刻蚀的宽度都接近于垂直刻蚀的深度。
目前湿法工艺被应用于前面硅片准备阶段和清晰阶段。
而在图形转换中，干法刻蚀占主导地位。
（2）干法刻蚀
干法刻蚀是以等离子体进行薄膜刻蚀的技术。
它是硅片表面物理和化学两种过程平衡的结果。
在刻蚀工艺中，存在两个极端：
离子体是一种纯物理刻蚀，可以做到各向异性刻蚀，但不能进行选择性刻蚀；
而湿法刻蚀与前面所述恰恰相反。
人为对这两种极端过程进行折中，得到目前广泛应用的一些干法刻蚀技术。
第五部分氧化与掺杂、气相沉淀
5.1氧化
二氧化硅是集成电路制作工艺中采用最多的介质薄膜，可以作为互连层间的绝缘介质，作为掩蔽膜，作为电隔离膜等。
SiO2薄膜的制备方法有热氧化、化学气相沉积、物理法淀积和阳极氧化等。
热氧化是最常用的氧化方法，需要消耗硅衬底，是一种本征氧化法。
图2-热氧化示意图
热氧化制备SiO2工艺就是在高温和氧化物质存在条件下，在清洁的硅片表面上生长出所需厚度的二氧化硅。
5.2掺杂
在制造所有的半导体器件时都必须采用掺杂工艺，通过掺杂可以在硅衬底上形成不同类型的半导体区域，构成各种器件结构，比如MOS管的源、漏区的形成等。
在芯片的集成制造中主要的掺杂方法为热扩散掺杂和离子注入掺杂。
（1）热扩散掺杂
热扩散掺杂是指利用分子在高温下的扩散运动，使杂质原子从浓度高的杂质源向体硅中扩散形成一定的分布。
热扩散通常分两个步骤进行：
预淀积和再分布。
预淀积是指在高温下，利用杂质源，对硅片上的掺杂窗口进行扩散，在窗口处形成一层较薄但具有较高浓度的杂质层。
再分布是限定表面源的扩散过程，是利用预淀积所形成的表面杂质层做杂质源，在高温下将这层杂质向体硅内扩散的过程，通常在分布的时间较长，通过再分布，可以在硅衬底上形成一定的杂质分布和结深。
（2）离子注入掺杂
离子注入是通过高能的离子束轰击硅片表面，在掺杂窗口处，杂质离子被注入到体硅中，而其他不需要掺杂的区域，杂质离子被硅表面的保护层屏蔽，从而完成选择性掺杂。
通过离子注入的深度较浅且浓度较大，必须进行退火和再分布工艺。
由于离子进入硅晶体后，会给晶格带来大范围的损伤，为了恢复这些晶格损伤，在离子注入后要进行退火处理。
5.3化学气相淀积
在芯片的集成制造工艺中，薄膜淀积是一组非常重要的工艺，可分为物理淀积和化学淀积两类。
化学气相淀积（CVD）是一种常用的化学淀积工艺，是一个从气相向衬底沉积薄膜的过程。
该工艺通过化学反应的方式，在反应室内将反应的固态生成物淀积在硅片表面，形成所需要的薄膜。
实际中有多种化学气相淀积方法：
常压介质CVD、低压CVD、等离子体增强CVD、金属CVD；
其中金属CVD可以实现高密度互联的制作。
第六部分芯片封装与测试
6.1芯片封装
封装对芯片起到保护作用。
封装后使芯片不受外界的影响而损坏，不因外部条件变化而影响芯片的正常工作；
封装后芯片通过外引出线与外部系统有方便可靠的电气连接；
将芯片在工作中产生的热能通过封装外壳散播出去，使芯片与外部系统实现可靠的信号传输，保持信号的完整性。
6.2封装内容及流程图
通过一定的结构设计、工艺设计、电设计、热设计和可靠性设计制造出合格的外壳或引线框架等主要零部件；
保证自硅片晶圆的减薄、划片和分片开始，直到芯片粘接、阴险键合和封盖等一些列封装所需工艺的正确实施；
图6——封装流程图
升级会员 