计算机组成原理试题及答案全Word下载.docx
《计算机组成原理试题及答案全Word下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理试题及答案全Word下载.docx（35页珍藏版）》请在冰豆网上搜索。
L3
L4
01000
00000
11001
11101
11000
4．答：
（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位；
（2）-64~63；
（3）216；
（4）216．
四、（6分）
被加数为0,101;
0.100100，[x]补=00,101;
00.100100
加数为0,100;
1.010100，[y]补=00,100;
11.010100
（1）对阶：
[△j]补=[jx]补-[jy]补=00,101+11,100=00,001
即△j=1，则y的尾数向右移一位，阶码相应加1，即
[y]’补=00,101;
11.101010
②求和
+
=
+[Sy]补
=00.100100+11.101010
=00.001110
即[x+y]补=00,101;
00.001110
尾数出现“00.0”，需左规。
③规格化
左规后得[x+y]补=00,011;
00.111000
∴[x+y]补=00,111;
五、（8分）
DMA方式接口电路的基本组成框图如下：
以数据输入为例，具体操作如下：
①从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符的，则一次读入一个字节，组装成一个字）；
②设备向DMA接口发请求（DREQ）；
③DMA接口向CPU申请总线控制权（HRQ）；
④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；
⑤将DMA主存地址寄存器中的主存地址送地址总线；
⑥通知设备已被授予一个DMA周期（DACK），并为交换下一个字做准备；
⑦将DMA数据缓冲寄存器的内容送数据总线；
⑧命令存储器作写操作；
⑨修改主存地址和字计数值；
⑩判断数据块是否传送结束，若未结束，则继续传送；
若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束
六、（10分）
方法一：
地址空间描述如下：
ROM对应的空间：
1111111111111111
1111000000000000
RAM对应的空间：
1110111111111111
1110100000000000
选择ROM芯片为2K×
8位的两片，RAM芯片为2K×
4位的两片
ROM芯片1：
1111100000000000
ROM芯片2：
1111011111111111
RAM芯片1、2：
（位扩展）
CPU与存储器连接图见下页：
方法二：
选择ROM芯片为4K×
8位的一片，RAM芯片为2K×
七、（10分）
组合逻辑设计的微操作命令：
取指：
T0：
PC→MAR
T1：
M[MAR]→MDR,PC+1→PC
T2：
MDR→IR,OP[IR]→微操作形成部件
执行：
SP→MAR
M[MAR]→MDR
MDR→PC,SP+1→SP
微程序设计的微操作命令：
取指微程序：
Ad[CMIR]→CMAR
T3：
T4：
T5：
OP[IR]→CMAR
中断返回微程序：
八、（8分）
针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；
针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度；
针对控制器，可以通过指令流水或超标量设计技术提高整机的速度；
针对控制器，可以通过超标量设计技术提高整机的速度；
针对运算器，可以对运算方法加以改进，如进位链、两位乘除法；
针对I/O系统，可以运用DMA技术来减少CPU对外设访问的干预。
计算机组成原理试题4答案
二、填空题（共20分，每空1分）
1．A．预处理B．数据传送C．后处理
2．A．3200B．3300
3．A．05HB．F3H
4．A．1,1111111;
0.11……1（23个1）
B．2127ⅹ（1-2-23）
C．0,0000000;
1.01……1（22个1）
D．-2-128ⅹ（2-1+2-23）
5．A．不统一编址B．统一编址C．访存
6．A．电容存储电荷B．2msC．行D．刷新地址计数器7．A．微程序B．38个微程序。
三、名词解释（20分）
CMAR控制存储器地址寄存器，用于存放微指令的地址，当采用增量计数器法形成后继微指令地址时，CMAR有计数功能。
2．答：
总线是连接多个部件（模块）的信息传输线，是各部件共享的传输介质。
3．答：
指令流水就是改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，取出下一条指令，即上一条指令的执行周期和下一条指令的取指周期同时进行。
4．答：
n位全加器分成若干小组，小组内的进位同时产生，小组与小组之间采用串行进位。
5．答：
是指确定本条指令的数据地址，以及下一条将要执行的指令地址的方法。
四、计算题（共5分）
根据主频为8MHz，得时钟周期为1/8=0.125s，机器周期为0.125×
2=0.25s，指令周期为0.25×
2.5=0.625s。
（2分）
（1）平均指令执行速度为1/0.625=1.6MIPS。
（1分）
（2）若机器主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令周期为0.125×
4×
5=2.5s，故平均指令执行速度为1/2.5=0.4MIPS。
五、简答题（共20分）
1．（4分）答：
取指周期是为了取指令（1分）
间址周期是为了取有效地址（1分）
执行周期是为了取操作数（1分）
中断周期是为了保存程序断点（1分）
2．（6分）答：
指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。
机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。
时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。
一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。
（3分）
3．（5分）答：
（每写对一个屏蔽字1分）
10000
11111
4．（5分）答：
（1）一地址指令格式为（1分）
OP
M
A
OP操作码字段，共6位，可反映56种操作；
M寻址方式特征字段，共3位，可反映5种寻址方式；
A形式地址字段，共16–6–3=7位（1分）
（2）直接寻址的最大范围为27=128（1分）
（3）由于存储字长为16位，故一次间址的寻址范围为216=65536（1分）
（4）相对寻址的位移量为–64~+63（1分）
六、问答题（共15分）
1．（8分）组合逻辑控制器完成ADDα指令的微操作命令及节拍安排为：
取指周期（2分）
T0PC→MAR，1→R
T1M（MAR）→MDR，（PC）+1→PC
T2MDR→IR，OP（IR）→ID
执行周期（2分）
T0Ad（IR）→MAR，1→R（即α→MAR）
T1M（MAR）→MDR
T2（ACC）+（MDR）→ACC
微程序控制器完成ADDα指令的微操作命令及节拍安排为：
取指周期（2分）
T1Ad（CMDR）→CMAR
T2M（MAR）→MDR，（PC）+1→PC
T3Ad（CMDR）→CMAR
T4MDR→IR
T5OP（IR）→微地址形成部件→CMAR
T2M（MAR）→MDR
T4（ACC）+（MDR）→ACC
T5Ad（CMDR）→CMAR
2．（7分）DMA传送过程包括预处理、数据传送和后处理三个阶段。
传送4KB的数据长度需
4KB/2MB/s=0.002秒（2分）
如果磁盘不断进行传输，每秒所需DMA辅助操作的时钟周期数为
（1000+500）/0.002=750000（2分）
故DMA辅助操作占用CPU的时间比率为
[750000/（50×
106）]×
100%=1.5%（3分）
七、设计题（10分）
（1）二进制地址码（2分）
A15…A11…A7……A0
0～20472K×
8位
2048～81912K×
（2）根据主存地址空间分配，0～2047为系统程序区，选用1片2K×
8位ROM芯片（1分）
2048～8191为用户程序区，选用3片2K×
8位RAM芯片（1分）
（3）存储器片选逻辑图（6分）
试题五答案：
二、填空题（共20分，每空1分）
1.
2.A.指令周期B.机器周期C.节拍D.机器周期E.节拍
3.A.18B.3C.192
4.
5.A.程序查询B.DMAC.程序中断
6.A.8B.9C.16D.17
三、名词解释（共10每题2分）
1.同步控制方式
答：
任何一条指令或指令中的任何一个微操作的执行，都由事先确定且有统一基准时标的时序信号所控制的方式，叫做同步控制方式。
2.周期窃取
周期窃取：
DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。
3.双重分组跳跃进位
n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
4.直接编码
在微指令的操作控制字段中，每一位代表一个微命令，这种编码方式即为直接编码方式。
5.硬件向量法
硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。
四、计算题（共5分）
此时，符号位为“01”，表示溢出，又因第一位符号位为“0”，表示结果的真正符号，故“01”表示正溢出。
（2分）
五、简答题（共15分）
1.（5分）答：
（1）一地址指令格式为（1分）
OP操作码字段，共9位，可反映129种操作;
M寻址方式特征字段，共3位，可反映6种寻址方式;
A形式地址字段，共32–9–3=20位（1分）
（2）直接寻址的最大范围为2的20次方=2048（1分）
（3）由于存储字长为32位，故一次间址的寻址范围为2的32次方（1分）
（4）相对寻址的位移量为–1024~+1023（1分）
六、问答题（共20分）
（1）（5分）
（2）（5分）
（3）（5分）
T0PC→MAR1→R
T1M（MAR）→MDR（PC）+1→PC
T2MDR→IROP（IR）→ID
T0Ad（IR）→MAR1→R
T1M（MAR）→MDR
T2MDR→AC
（4）（5分）
取指Ad（CMDR）→CMAR
OP（IR）→微地址形成部件→CMAR
执行Ad（CMDR）→CMAR
七、设计题（共10分）
（1）根据主存地址空间分配为：
（2）选出所用芯片类型及数量
最小4K地址空间为系统程序区，选用1片4K×
8位ROM芯片;
（1分）
相邻的4K地址空间为系统程序工作区，选用2片4K×
4位RAM芯片;
与系统程序工作区相邻的24K为用户程序区，选用3片8K×
8位RAM芯片。
（3）CPU与存储芯片的连接图如图所示（5分）
计算机组成原理试题6答案
1．A．2127（1-2－23）B．2－129C．2－128（-2－1-2－23）D．-2
2．A．地址线B．数据线C．分时D．地址
E．地址锁存
3．A．垂直B．水平C．垂直
4．A．imod128
5．A．立即响应B．异步定时C．同步定时
6．A．2B．3C．4D．5
三、名词解释（共10每题2分）
1．异步控制方式
异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。
2．向量地址
向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成
3．双重分组跳跃进位
n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
4．字段直接编码
字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。
5．多重中断
多重中断即指CPU在处理中断的过程中，又出现了新的中断请求，此时若CPU暂停现行的中断处理，转去处理新的中断请求，即多重中断。
【解】因为216=65536
则±
6万的十进制数需16位二进制数表示。
对于尾数为16位的浮点数，因16需用5位二进制数表示，即
（16）十=（10000）二，
故除阶符外，阶码至少取5位。
为了保证数的最大精度，最终阶码取5位，尾数取32-1-1-5=25位。
按这样分配，当阶码大于+31时，浮点数溢出，需中断处理。
]
五、简答题（共15分）
1．（5分）答：
OP操作码字段，共7位，可反映85种操作；
M寻址方式特征字段，共3位，可反映6种寻址方式；
A形式地址字段，共16–7–3=6位（1分）
（2）直接寻址的最大范围为26=64（1分）
（3）由于存储字长为32位，故一次间址的寻址范围为216=65536（1分）
（4）相对寻址的位移量为–32~+31（1分）
2．（5分）答：
程序查询方式是用户在程序中安排一段输入输出程序，它由I/O指令、测试指令和转移指令等组成。
CPU一旦启动I/O后，就进入这段程序，时刻查询I/O准备的情况，若未准备就绪就踏步等待；
若准备就绪就实现传送。
在输入输出的全部过程中，CPU停止自身的操作。
程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。
即CPU启动I/O后，继续自身的工作，不必查询I/O的状态。
而I/O被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU提出中断请求，此时若满足条件，CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。
11100
11110
六、问答题（共20分）
（1）（5分）
（2）（5分）
ACC
MQ
ALU
X
IR
MDR
PC
MAR
32
16
（3）（5分）
T0
PC→MAR
1→R
T1
M（MAR）→MDR
（PC）+1→PC
T2
MDR→IR
OP（IR）→ID
Ad（IR）→MAR
（AC）+（MDR）→AC
（4）（5分）
取指
Ad（CMDR）→CMAR
OP（IR）→微地址形成部件→CMAR
执行
七、设计题（共10分）
（1）根据主存地址空间分配为：
A15…A11…A7…A3…A0
2K×
8位ROM1片
1K×
4位RAM2片
（2）选出所用芯片类型及数量
对应A000H～A7FFH系统程序区，选用一片2K×
8位ROM芯片；
对应A800H～AFFFH用户程序区，选用4片1K×
4位RAM芯片。
（3）CPU与存储芯片的连接图如图所示（6分）
计算机组成原理试题7答案
1．A．程序查询方式B．中断方式C．程序查询方式
2．A．1600B．1700
3．A．操作数的地址B．累加器
4．A．1,111;
0.11……1（15个1）
B．27ⅹ（1-2-15）
C．0,000;
1.01……1（14个1）
D．-2-8ⅹ（2-1+2-15）
5．A．不互锁B．半互锁C．全互锁
6．A．归零制B．不归零制
C．不论记录的代码是0或1，在记录下一个信息之前，记录电流要恢复到零电流
D．磁头线圈中始终有电流
7．A．微程序B．41个微程序。
CMDR是控存数据寄存器，用来存放从控存读出的微指令；
顺序逻辑是用来控制微指令序列的，具体就是控制形成下一条微指令（即后继微指令）的地址，其输入与微地址形成部件（与指令寄存器相连）、微指令的下地址字段以及外来的标志有关。
总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占用总线。
所谓并行包含同时性和并发性两个方面。
前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。
也就是说，在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。
进位链是传递进位的逻辑电路。
间址需通过访存（若是多次间址还需多次访存）得到有效地址。
根据机器A的主频为8MHz，得时钟周期为
=0.125μs
（1）机器周期=0.125×
4=0.5μs
（2）平均指令执行时
升级会员 