武科大电信EDA实验报告参考模板Word文档格式.docx

武科大电信EDA实验报告参考模板Word文档格式.docx

《武科大电信EDA实验报告参考模板Word文档格式.docx》由会员分享，可在线阅读，更多相关《武科大电信EDA实验报告参考模板Word文档格式.docx（5页珍藏版）》请在冰豆网上搜索。

姓名:

指导老师:

日期:

实验一八位全加器

学号:

班级:

日期:

一、实验目的

1．了解四位全加器的工作原理

2．熟悉元件例化原理

3．掌握基本组合逻辑电路的FPGA实现

4．熟练应用QuartusII进行FPGA开发

二、实验内容

本实验要完成的任务是设计一个四位二进制加法器。

具体的实验过程就是利用EDA/SOPC实验箱上的拨档开关的K1~K4作为一个X输入，K5~K8作为另一个Y码输入，用LED模块的LED1_5~LED1_8来作为结果S输出，用LED1_1来作为结果的进位输出，LED亮表示输出1灭表示输出0。

用元件例化的方法编写八位的全加器。

三、管脚绑定的具体说明。

A7~58,A6~57,A5~56,A4~55,A3~54,A2~53,A1~50,A0~49

B7~66,B6~65,B5~64,B4~63,B3~62,B2~61,B1~60,B0~59

SUM7~98,SUM6~99,SUM5~100,SUM4~101

SUM3~102,SUM2~103,SUM1~104,SUM0~105

COUT~106

四、实验中遇到的问题及解决方法。

由于是第一次实验，对仿真软件很不熟悉。

本实验用到了元件例化，要将四位全加器的.VHD文件复制到八位全加器的文件夹里。

最开始的时候不知道这一点，所以八位全加器在运行是出错。

通过老师的帮助知道了应该如何正确的操作，完成了实验。

五、实验心得。

第一次上机实验让我学会了如何使用QuartusII仿真软件，这个软件和以前用到的软件都不一样，它在计算机上完成管脚的绑定，然后通过下载线下载到芯片上就可以实现需要的功能。

通过这次实验，也让我对元件例化有了更好的了解。

基本掌握了全加器的工作原理，对VHDL编程语言有了更深入的理解。

实验二

日期:

1.了解数字秒表的工作原理

2.进一步熟悉用VHDL语言编写驱动七段码管显示的代码

3.掌握VHDL编写中的一些小技巧

二、实验内容：

本实验的任务就是设计一个秒表，系统时钟选择时钟模块的1MHz，由于计时时钟信号为100Hz,因此需要对系统时钟进行10000分频才能得到，因为七段码管需要扫描显示，本实验选择1MHz。

另外为了控制方便，需要一个复位开关，使能计时按键，分别使用拨档开关K1,K2，拨动K1系统复位，所有寄存器全部清零。

拨动K2秒表启动计时；

如果再次拨动K2，秒表停止计时，除非拨动K1，系统才能复位，显示全部为00-00-00。

三、管脚绑定

CLK~28,

K1~58,K2~57,~K3~56

A~21,B~23,C~24，D~37，E~38，F~39，G~41，DP~42，

SEL0~43，SEL1~44，SEL2~45

四、实验中遇到的问题及解决方法

这次实验设计的是数字秒表，要求显示的是hh-mm-ss。

当把程序全部无误输入后，绑定管脚后下载到芯片得出的结果却是反的，表示秒的跑到了最左边呈现的是ss-mm-hh，与预期的结果正好相反。

经过自己的思考加上同学的指点发现是程序中七段码管扫描读取数值那段程序的顺序出现了问题，修改了之后就能像预期那样实现时分秒了。

五、实验心得

本次实验做的是秒表，主要使我知道了七段码管显示的代码表示，让我重新复习了数电所学过的七段码管的每一个数码管对应的数字位。

本次实验让我对分频有了很好的了解，对VHDL编写有了一些自己的认识，也从中学习了不少编写VHDL程序的小技巧，尤其是对七段码管显示部分有了深入的理解。

实验三

1.在掌握可控脉冲发生器的基础上了解正负脉宽数调制信号发生的原理

2.熟练的运用示波器观察试验箱上的探测点波形

3.掌握时序电路设计的基本思想

本实验的任务是设计一个正负脉宽数控调制信号发生器。

要求能够输出正负脉宽数控的脉冲波，正脉冲调制的脉冲波和负脉冲调制的脉冲波。

试验中的时钟信号选择模块的1MHz信号。

用拨档开关K1~K8作为正脉冲脉宽的输入，用S1~S8作为负脉冲脉宽的输入，可在QuartusII中查看仿真图，或查看时序仿真图。

CLK~28，POUT~98

A0~58，A1~57，A2~56，A3~55，A4~54，A5~53，A6~50，A7~49

B0~66，B1~65，B2~64，B3~63，B4~62，B5~61，B6~60，B7~59

本次实验没有用到试验箱，而是直接在Quartus上查看时序仿真图来实现的，遇到了一些新的没有用过的功能。

在使用过程中经常出错，在保存时序仿真是没有注意到后缀为.vwf，实验中漏洞百出，经过细心的同学帮我检查才得以成功。

本次实验是正负脉宽数控调制信号发生器，使用的是直接在Quartus上进行时序仿真，这次实验使我学会了查看时序仿真图，知道了如何将输入由二进制改为其他进制如十进制。

对Quartus这个软件有了更深刻的认识。

实验四

1.了解频率计的工作原理

2．体会FGPA在数字系统设计方面的灵活性

3.掌握VHDL在测量模块方面的技巧

本实验要完成的任务就是设计一个频率计，系统时钟选择试验箱时钟模块的1KHz时钟，闸门时间为1s，在闸门为高电平期间，对输入的频率计进行计数，当闸门变低的时候，记录当前的频率值，并将频率计数器清零，频率的显示每过两秒刷新一次。

频率计的输入从实验箱的观察模块的探针输入。

CLK~28，FIN~152

A~21，B~23，C~24，D~37，E~38，F~39，G~41，DP~42，

频率计的输入模块从实验箱的观察模块的探针输入，由于不知道这一点，在连接完管脚下载好程序以后，试验箱上的七段码管并没有显示示数，以为是程序和管脚的问题，最后才知道要通过一条导线将输入炼连入电路中。

本次实验做的是频率计的设计，首先通过这次实验让我了解了频率计的工作原理，复习了之前用到过的对系统时钟进行分频，这次的实验与之前相比难度较小，从程序到管脚绑定都相对比较容易，操作性强，让我体会到了FPGA在数字系统设计方面的灵活性。

实验五

1.了解交通灯的亮灭规律

2.了解交通灯控制器的工作原理

3.熟悉VHDL语言编程，了解实际设计中的优化方案

本实验要完成任务就是设计一个简单的交通灯控制器，交通灯显示用实验箱的交通灯模块和七段码管中的任意两个来显示。

系统时钟选择时钟模块的1KHz时钟，黄灯闪烁要求为2Hz,七段码管的时间显示为1Hz脉冲，即每一秒递减一次，在显示时间小于三秒是，通车方向的黄灯以2Hz的频率闪烁。

系统中用S1进行复位。

CLK~28，RST~58，

R1~20，Y1~19，G1~18，R2~17，Y2~16，G2~15，

A~21，B~23，C~24，D~37，E~38，F~39,G~41，DP~42，

SEL0~43，SEL1~44，SEL~45

因为有了之前四次实验的经验，这次实验做的比较顺利，就是有一点没有注意，那就是将属性改为passive，没有改的时候下载过程中就会出现错误，在我及时的发现并改正后，交通灯就顺利的开始工作了。

这是本学期的最后一次实验，感觉综合性和应用性都比较强。

由于之前实验积累的经验和常见的错误，这次实验做的比较顺利。

本次实验是交通灯控制器，第一次让我感觉到原来我们所学的东西和我们的生活如此息息相关，让我感觉到这门课不再是那么遥远而深奥。

实践出真知，这门实验让我真正体会到了这个道理。

而且经过五次的实验，对EDA这门课也有了更好的掌握。

友情提示：

范文可能无法思考和涵盖全面，供参考!

最好找专业人士起草或审核后使用，感谢您的下载！