数字逻辑课设报告数字电子钟Word文件下载.docx
《数字逻辑课设报告数字电子钟Word文件下载.docx》由会员分享，可在线阅读，更多相关《数字逻辑课设报告数字电子钟Word文件下载.docx（9页珍藏版）》请在冰豆网上搜索。
《数字逻辑》综合实验
任务书
一、目的与要求
1目的
1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。
1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。
1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。
1.4提高学生运用所学的理论知识和技能解决实际问题的能
及其基本工程素质。
2.要求
2.1能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。
2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。
要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。
2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。
2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确使用方法。
利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。
2.5学会撰写综合实验总结报告。
2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。
要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。
2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。
二、主要内容
数字电子钟
设计一台能显示时﹑分、秒的数字电子钟，要求如下：
1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器；
2）可手动校正：
可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。
元器件选择
74LS162：
4块与非门74LS00：
2块共阳数码管LED
74LS161：
2块GAL16V8：
2块晶体振荡器：
1MHZ
GAL20V8：
1块TDS-4实验箱
导线若干
所需要器件的图片如下
1同步十进制计数器74LS1623输入正与非门74LS00
2异步十六进制计数器74LS1614GAL20V8
一、设计（实验）正文
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
晶体振荡器电路给数字钟提供一个频率稳定准确的1MHZ即2^20HZ的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
分频器电路将1MHZ的高频方波信号经2^20次分频后得到差不多1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
1；
系统原理框图如下
一、设计框图
系统原理框图说明
2.1时、分、秒计时器
计时器为一个24进制计数器，分、秒计时器均为60进制计数器。
当秒计时器接受到一个秒脉冲时，秒计数器开始从1计数到60，此时秒显示器将显示00、01、02、...、59、00；
每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00；
每当分计数器数到00时，就会产生一个脉冲输出送至时计时器，此时时计数器数值在原有基础上加1，其显示器将显示00、01、02、...、23、00。
即当数字钟运行到23点59分59秒时，当秒计时器在接受一个秒脉冲，数字钟将自动显示00点00分00秒。
2.2校时电路
当开关拨至校时档时，电子钟暂停工作，通过时、分校时开关分别对时、分进行校对，开关每按两次，与开关对应的时或分计数器加1，当调至需要的时与分时，开启运行开关，电子钟从设置的时间开始往后计时。
2.3秒信号产生电路
晶体振荡器电路给数字钟提供一个频率稳定准确的1MHZ的方波信号，可保证数字钟的走时准确及稳定。
2.4电路的基本接法如下图
依次是时，分，秒
三、各部分功能及其具体实现方案
3.1．主体电路部分
（1）时、分、秒计时器
3.11二十四进制计数器
简要原理说明：
24进制计数器是由两个10进制计数器74LS162器件还有GAL20V8元件级联构成，然后利用同步预置的方法实现。
二十四进制采用了同步预置的作用，所以若是时间控制为0到23，则23所存在的时间不够一个周期，若反馈的数定为24.这样24与0共占用一个周期的时间。
当达到24即00100100是，恰好有与非电路实现清零。
24进制的连接图（上图）
3.12六十进制计数器
简单原理说明：
60进制计数器是由一个10进制计数器：
74LS162还有一个10进制：
74LS161级联构成，然后利用个位同步清零，十位异步清零的方法实现。
如图所示，14到11是高位的，组成100进制后，当高位为0101.即5时，低位开始进行计数。
从0000一直到1001，此时11为1，则经过非门后为0，也就是说在这个过程中经历了一个下降沿，这使得高位有效，即高位可以继续增加了，但11和13经过与门回到直接置数端，这样置数有效，因为接入点均接地，即为输入均为0，又开始计时了。
这样就实现了00到59的变化，因为是同步置数，所以不会出现60。
对于两种电路的设计，既运用到了同步置数，又利用了异步清零，两者协调好了，就可以灵活的工作了。
60进制的连接图（上图）（分与秒都是一样）
分频器是由三个GAL16V8级连接而成
五调试电路
具体调试步骤与方法：
（1）用示波器检测石英晶振的输出信号波形和频率，输出频率应为0.1MHZ，
（2）将0.1MHZ信号送入分频器，用示波器检查各级分频器的输出频率是否符合要求，
（3）将1HZ秒脉冲分别送入时分秒计数器，检查各组计数器的工作情况，
（4）观察校时电路功能是否满足要求，
（5）当分频器和计数器调试工作正常后，观察电子钟是否正确，正常地工作。
2校时电源电路
当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：
首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
校正好后再将单刀双掷开关切换到正常的计时档位，校时结束。
这个电路连接部分也实现了以上分，秒，时计数电路的连接。
在59分或者59秒时，即01011001，里面一共有4个1.分别输入与门的四个输入端，也就是说，只有59时，与门的输出才为1，当单击空格键时，电路导通，经过一个非门与时电路连接，这样就顺利的在下降沿实现增长。
所以经过一个59秒时，分钟增加一分钟，经过一个59分时，小时增加一小时。
这样一个基本的数字电子钟就完成了。
四课程设计总结（心得体会）
通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。
从中对我们学的知识有了更进一步的理解。
这是一次综合性很强的实验，从最初的模型规划，到具体功能的实现，再到电路的连接，直至最后的电路调试，每一个环节都让我加深了对实际问题的思考，同时也让我动手能力有了很大的提高。
在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。
设计本身并不是有很重要的意义，而是同学们对待问题时的态度，团队精神和处理事情的能力。
至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。
各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。
同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。
首先，本次实验均能按照实验设计要求的各项功能完成，包括秒脉冲电路，时钟显示，校时电路。
完成的电路可以做到显示２４进制小时，六十进制分钟和六十进制秒钟。
并能够在时间显示不准确的时候进行校时。
其次，在设计过程当中，在选择芯片上面，我们同组的人会产生一些分歧，比如在选择六十进制和十进制的计数器中，我们选择了用74SL162，而他们则选择74SL161，尽管有些不同但经过大家的调试均可以实现其应要的功能。
在这个过程中，我更深刻地体会从分立元件到中小规模集成电路再到大规模集成电路的组成过程。
同时也更加深入地了解了TDS-4实验箱的更多的功能。
更重要的是在此过程中，我学会了独立思考，遇到问题一步一步去研究与解决解决，对于电路出现的问题不急于拆线，而是一部分一部分地对其应有的功能进行调试，对问题进行各个击破。
总而言之，这次实验让我觉得受益匪浅。
实验所解决的问题与生活紧密相连，从而将平时学书本上的理论与实践很好地结合起来，最终当做出成品时，有很大的成就感。
参考文献
数字逻辑（第五版立体化教材）
实验一基本逻辑门电路实验
实验三触发器
升级会员 