期末电磁兼容论文Word文档格式.docx
《期末电磁兼容论文Word文档格式.docx》由会员分享，可在线阅读，更多相关《期末电磁兼容论文Word文档格式.docx（10页珍藏版）》请在冰豆网上搜索。
第一章传导噪声以及减弱传导噪声的方式2
1.1接地减弱传导噪声2
1.1.1设备的安全接地法2
1.1.2设备的信号接地法2
1.2单点接地对噪声的影响分析3
1.3地环路抑制地噪声有效方案4
1.4保护屏蔽减弱噪声4
1.5利用平衡技术减弱噪声5
第二章辐射噪声以及减弱辐射噪声的方式5
2.1电容器噪声分析6
2.2电感器的等效电路噪声分析6
2.3电阻器的等效电路噪声分析6
2.4电容器的等效电路噪声分析7
第三章PCB印刷电路板设计及抑制方法7
3.1PCB设计的一般原则7
3.1.1PCB设计布局8
3.1.2PCB设计布线8
3.2PCB及电路抗干扰措施9
3.2.1电源线设计9
3.2.2地线设计10
3.2.3退藕电容配置10
结论11
参考文献12
前言
随着数字电路向高集成度、高性能、高速度、低工作、电压、低功耗等方向发展，数字电路中的噪声正逐步受到重视。
在模拟电路中，外界噪声源是关注的重点。
对于数字电路内部噪声源才是最重要的。
产生内部噪声源的原因包括：
1、地总线噪声、电源总线噪声、传输线反射、串扰，其中最重要的噪声源是地总线噪声和电源总线噪声。
常见的数字电路工作时产生的噪声主要分为传导噪声和辐射噪声，数字逻辑电路工作电流只有数毫安，初看起来并不像一个严重的噪声源。
实际上由于电路的高速开关特性，再加上互连导线的寄生电感，足以使它们成为一个不可忽视的噪声源。
逻辑电路开关时，电路中产生的噪声电压是一个非常重要的噪声源。
与模拟电路相比，数字电路中没有放大器，工作时信号电平相对很高。
对于TTL电路来说，噪声裕量的最小典型值为400mV；
对于CMOS电路，噪声裕量更大，大约为电源电压的0.3倍，电源为5V是噪声裕量为1.5V。
因此数字电路本身就有对低电平噪声的抗干扰特性。
数字电路相对抗噪性要好得多，小噪声可能并不会改变数字电路的功能，并不会造成电平翻转，但是，大的噪声或脉冲噪声会造成电平翻转，这种由噪声产生的错误对系统造成影响是不确定，有可能没有任何影响，有可能会造成整个功能的错误，而且，数字电路具有记忆性，它有可能对系统以后造成影响，有时候，不得不重新复位来修正错误。
现在数字电路的高电平电压正在减小，从5V到3.3V，再到1.8V,更低的电压意味着更低的功耗，这对电池供电的便携设备非常适合，但是，更低的电压意味着高低电平的压差减小，也就是它对噪声更敏感了，所以，在一些高噪声环境下，选择这些低电压的芯片就必须注意了，这往往不是最好选择。
第一章传导噪声以及减弱传导噪声的方式
在数字电路中，常见的数字电路工作时产生的噪声主要分为传导噪声和辐射噪声。
对于传导噪声，通过学习第三、四两章，了解到接地的概念、分类为我们降低系统内共地噪声的耦合提供了有效的方法，地环路的概念和方法为我们提供了抑制地噪声有效的解决方案，保护屏蔽可以使地噪声的影响降到最低，同时，屏蔽与电路平衡技术的结合使用可以获得更大共模噪声抑制效果。
1.1接地减弱传导噪声
接地是减小噪声与噪声拾取的主要方法之一。
正确地使用电缆布线和接地技术，能够解决大部分噪声问题。
1.1.1设备的安全接地法
安全接地是出于安全考虑，将电子设备的机架或外壳接地，通常情况下机壳等是不带电的，当故障发生（如主机电源故障或其它故障）造成电源的供电火线与外壳等导电金属部件短路时，这些金属部件或外壳就形成了带电体，如果没有很好的接地，那么这带电体和地之间就有很高的电位差，如果人不小心触到这些带电体，那么就会通过人身形成通路，产生危险。
因此，必须将金属外壳和地之间作很好的连接，使机壳和地等电位。
此外，保护接地还可以防止静电的积聚。
如果线缆的绝缘损坏，使交流线直接与机壳接触，机架将会具有传输与保险丝熔断电流相同的能力。
任何与机架进行接触的人都相当于直接和交流电源相接，这是十分危险的。
通常出于两种原因，设备需要进行接地：
1、分布电阻的存在可能导致设备或机架上可能会有很高的电压。
2、意外情况下设备的绝缘发生击穿，当然这种情况更有危险性。
1.1.2设备的信号接地法
设备的信号接地，可能是以设备中的一点或一块金属来作为信号的接地参考点，它为设备中的所有信号提供了一个公共参考电位。
对于工程师来说，为了确定电路的辐射和敏感度，了解电流的实际路径是非常重要的。
等电位参考端的概念明确了什么是理想的地，而电流的概念才能定义真实的地。
有单点接地，多点接地，浮地和混合接地。
单点接地就是电路通过一点与地相连，通常也可以分为:
串联单点接地和并联单点接地。
其中串联接地也称为菊花接地；
并联接地则又被称为分离接地。
串联单点接地系统内设备的接地点电位，不仅与自身的电流有关，而且受到其它设备对地电流的影响，距离接地点越远，影响越严重。
所以这种接地系统，只适用于要求不高的场合。
并联单点接地系统是低频应用时，最希望采用的系统。
并联接地系统内不同设备的地电流之间没有交叉耦合，每个设备的地电位只和自身的接地电流及接地电阻有关。
1.2单点接地对噪声的影响分析
如前所述，实际的地线上两点一般不会是等电位的，因此，当电路在多点接地时，地线上的噪声就会耦合进电路（地环路干扰）。
噪声分析：
如上图所示的情况：
这是一个典型的电路，信号源与放大器连接的情况。
RC1和RC2是连接源和负载的导线电阻。
用两个不同的地线符号来表示源的地线和负载（放大器）的地线不在同一点，两个地线之间有地线噪声电压VG。
若：
RC2
＜＜RS+RC1+RL，则放大器输入端的噪声电压VN为：
VN=[RL/（RL+RC1+RS）][RC2
/（RC2+RG）]VG
只要将源或负载侧的地线之一断开，就可以解决这个问题。
通常将源端的地线断开比较方便（在很多场合这也是可行的，如源是一个传感器）。
如右图所示，将源端地线断开后，设源与地之间的阻抗为ZSG。
理想情况下，ZSG为无限大，但实际上，由于寄生电容等存在，它为有限值。
＜＜RS+RC1+RL，且ZSG＞＞RC2+RG，则放大器输入端的噪声电压VN为：
VN
=[RL/（RL+RC1+RS）]（RC2
/ZSG）VG
式中第二项是减小VN
的主要原因。
这项实际表示了接地阻抗与信号地线阻抗之间的分压比例关系。
如果ZSG是无限大，大部分电压都降在了ZSG上，一点噪声都不会耦合进放大器。
如果ZSG为1M，其它参数同上例，则耦合进放大器中的噪声仅为0.095V，这比源接地时降低了120dB。
1.3地环路抑制地噪声有效方案
然而设备间的长距离互连，以及安全性的要求，致使我们仍然无法避免共地噪声的存在。
地环路有时会成为噪声源，尤其是当多个接地点相距很远，并且被连接到交流电源的地上时，或者是在低电平模拟电路时就会形成干扰。
使用变压器将两个电路隔离，这时地噪声出现在变压器的两个绕组之间，噪声的耦合主要受变压器绕组之间的寄生电容影响，在绕组之间放置屏蔽层能够减小噪声的耦合。
共模扼流圈可以在传输直流和差模信号的同时，抑制共模交流信号。
此时，共模交流信号出现在扼流线圈上，而没有出现在电路的输入端。
光耦（光纤）是消除共模噪声的有效方法，它能完全隔断两个接地点之间的金属路径。
平衡电路也可以进行共模地噪声的隔离，在平衡电路中，共模地电压产生的电流被等分。
由于平衡接收电路只对两个输入端之间的电压差有响应，所以能够抑制共地噪声。
减小噪声电压，应当尽量减小RC2，并且扼流圈电感应当满足：
大放大器的输入阻抗（RL1和RL2）能够减小耦合到放大器上的噪声电压；
此外，降低源电阻RS也能够减小耦合放大器上的噪声电压。
1.4保护屏蔽减弱噪声
地环路可以减低共地噪声，但是难以避免寄生电容产生的影响，如何进一步降低共地噪声的影响呢？
保护屏蔽可以使地噪声的影响降到最低。
在保护屏蔽放大器中，任何处于B电位的接地点都会增加输入导线对地电容。
因此为了能够工作，放大器必须通过自带的电池供电或通过静电屏蔽变压器供电。
不仅如此，保护屏蔽体上任何一点与接地点B短路也都会使保护屏蔽失效。
保护屏蔽连接的原则：
共模电流不能流经任何输入电阻。
这就意味着应当将保护屏蔽与源的低阻抗端子连接在一起。
1.5利用平衡技术减弱噪声
平衡电路是一个双导线电路。
在平衡电路中，两导线和与之相连的所有电路的对地阻抗以及对所有其它导线的阻抗都是相等的。
使用平衡技术抑制噪声非常经济，在某些应用场合，平衡常用来替代屏蔽而成为主要的噪声抑制手段。
若单独使用平衡技术或屏蔽技术不能达到期望的噪声抑制效果，可以将屏蔽技术和电路平衡技术联合使用获得更大的噪声抑制比。
第二章辐射噪声以及减弱辐射噪声的方式
辐射噪声主要分为共模噪声和差模噪声。
在实际应用中，电子元器件都是非理想的。
元器件的实际电特性与理想元器件有一定的偏差，这就导致电路的性能与最初的设计有一定的误差。
2.1电容器噪声分析
没有任何一种电容器能够在从低频到高频的全频率范围内有具有令人满意的性能。
为了在全频范围内提供期望的滤波效果，通常要将几种不同类型的电容器并联起来。
例如：
电解电容器可以提供低频滤波时需要的大容量，将它并联低电感小容量的云母电容器或陶瓷电容器能提供高频时所需的低阻抗。
2.2电感器的等效电路
使用静电屏蔽或法拉第屏蔽可以减小和消除这种噪声耦合。
就对磁场的敏感度来说，磁芯电感的敏感性高于空心电感。
低磁阻的通路能够集中分散的外部磁场，使更多的磁力线穿过线圈。
所以开路磁芯电感最敏感，闭路磁芯电感敏感度要低一些；
但是比空心电感器敏感度要高的多。
2.3电阻器的等效电路
所有的电阻都会产生噪声电压，这种噪声电压是因为热噪声和其它一些噪声源产生的，如：
散粒噪声或接触噪声。
从噪声产生的机理上讲，热噪声是不可避免的，其它的噪声源是可以减小或消除的。
因此，电阻的总噪声是大于或等于热噪声电压的。
在三种基本的电阻器中，绕线电阻的噪声电压是最小的，高质量绕线电阻噪声不会比它的热噪声大多少；
沉积电阻器的噪声最大，这种电阻使用许多单颗粒物质烧结而成，因此除了热噪声外，还包括接触噪声。
如果沉积电阻器中没有电流流过，那么电阻器的噪声近似等于热噪声。
如果有电流流过增加的噪声与电流的大小成正比。
2.4电容器的等效电路
在电路中应用铁氧体磁珠获得高频损耗是一种非常经济的方法。
铁氧体一般在电路中不会产生直流和低频功率损耗，并且铁氧体磁珠体积小，在器件引脚或导线上安装十分容易、方便。
在用于衰减1MHz以上的干扰信号时，铁氧体磁珠应用的效果非常明显，铁氧体可以用于高频去耦、寄生振荡抑制和屏蔽。
第三章PCB印刷电路板设计及抑制方法
印制电路板（PCB）是电子产品中电路元件和器件的支撑件。
它提供电路元件和器件之间的电气连接.随着电于技术的飞速发展,PCB的密度越来越高.PCB设计的好坏对抗干扰能力影响很大。
因此,在进行PCB设计时．必须遵守PCB设计的一般原则,并应符合抗干扰设计的要求。
3.1PCB设计的一般原则
要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。
为了设计质量好、造价低的PCB应遵循以下一般原则：
3.1.1PCB设计布局
首先，要考虑PCB尺寸大小。
PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；
过小，则散热不好，且邻近线条易受干扰。
在确定PCB尺寸后．再确定特殊元件的位置。
最后，根据电路的功能单元，对电路的全部元器件进行布局。
在确定特殊元件的位置时要遵守以下原则：
（1）尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。
易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
（2）某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。
带高电压的元器件应尽量布置在调试时手不易触及的地方。
（3）重量超过15g的元器件、应当用支架加以固定，然后焊接。
那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。
热敏元件应远离发热元件。
（4）对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。
若是机内调节，应放在印制板上方便于调节的地方；
若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
（5）应留出印制扳定位孔及固定支架所占用的位置。
根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则：
（1）按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
（2）以每个功能电路的核心元件为中心，围绕它来进行布局。
元器件应均匀、整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。
（3）在高频下工作的电路，要考虑元器件之间的分布参数。
一般电路应尽可能使元器件平行排列。
这样，不但美观．而且装焊容易．易于批量生产。
（4）位于电路板边缘的元器件，离电路板边缘一般不小于2mm。
电路板的最佳形状为矩形。
长宽比为3：
2成4：
3。
电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。
3.1.2PCB设计布线
布线的原则如下；
（1）输入输出端用的导线应尽量避免相邻平行。
最好加线间地线，以免发生反馈藕合。
（2）印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。
当铜箔厚度为0.05mm、宽度为1~15mm时．通过2A的电流，温度不会高于3℃，因此．导线宽度为1.5mm可满足要求。
对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。
当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。
导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。
对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。
（3）印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。
此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生铜箔膨胀和脱落现象。
必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。
3.2PCB及电路抗干扰措施
印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计常用措施做一些说明。
3.2.1电源线设计
根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。
同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
3.2.2地线设计
地线设计的原则是；
（1）数字地与模拟地分开。
若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。
低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。
高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。
（2）接地线应尽量加粗。
若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。
因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。
如有可能，接地线应在2~3mm以上。
（3）接地线构成闭环路。
只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
3.2.3退藕电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
退藕电容的一般配置原则是：
（1）电源输入端跨接10~100uf的电解电容器。
如有可能，接100uF以上的更好。
（2）原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1-10pF的钽电容。
（3）对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
（4）电容引线不能太长，尤其是高频旁路电容不能有引线。
此外，还应注意以下两点：
（1在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的RC电路来吸收放电电流。
一般R取1-2K，C取2.2-47UF。
（2）CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
结论
数字电路内部噪声源才是最重要的。
1、地总线噪声、电源总线噪声、传输线反射、串扰，其中最重要的噪声源是地总线噪声和电源总线噪声。
逻辑电路开关时，电路中产生的噪声电压是一个非常重要的噪声源。
参考文献
1、康华光电子技术基础（数字部分）2000
2、陈江华数字超大规模集成电路中的噪声分析与研究[期刊论文]
3、周胜海.刘百超数字电路中△I噪声的危害[期刊论文]-电子技术应用2006,32（10）
王秀杰电子系统共模噪声若干基本问题探讨[期刊论文]-信阳师范学院学报（自然科学版）2008
（2）
升级会员 