数电课程设计报告 八路抢答器Good文档格式.docx
《数电课程设计报告 八路抢答器Good文档格式.docx》由会员分享，可在线阅读，更多相关《数电课程设计报告 八路抢答器Good文档格式.docx（28页珍藏版）》请在冰豆网上搜索。
当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。
回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。
抢答器具有定时抢答功能，且一次抢答的时间可以由主持人设定（如,30秒）。
参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上不显示。
因此要完成抢答器的逻辑功能，该电路至少应包括输入开关、数字显示、判别组控制以及组号锁存等部分。
2.1设计方案选取
2.1.1方案一：
图3方案一完整原理图
（1）方案介绍:
抢答电路：
使用74ls112双下降沿J-K触发器锁存抢答信息，当有人抢答时，
利用触发器相应输出信号，通过74LS20、74LS32、74LS02组成的门电路锁定74LS112和74LS192，至此，抢答与计时电路均封锁。
同时使用74ls148作为编码器，对抢答的编号进行编码，输出BCD码的低3位，再将这3位的BCD码连接BCD型共阴数码管里显示出抢答者的编号，此时蜂鸣器响一秒。
主持人电路：
利用74ls192计数器作为倒计时的芯片，当主持人按下抢答复位键时，74ls192被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，并通过74ls148编码器将即时时间进行编码，并送到BCD型共阴数码管，显示此时的时间。
假如在9秒内有人抢答，则计数器停止倒计时，并将74LS112触发器锁存，禁止选手抢答，停止倒计时，蜂鸣一秒。
否则倒计时结束后，锁存计数器192和抢答器，禁止抢答并蜂鸣一秒。
（2）流程图:
如图4
图4
整个电路流程如图1所示，主要分为两部分，一个是倒计时部分，一个是抢答部分，其中抢答器部分由锁存器电路，编码器电路，数码管、小灯显示电路组成，其中倒计时电路由倒计时芯片192，编码器148，数码管显示电路，倒计时采样1hz的脉冲作为时钟信号输入端。
2.1.2方案二：
整体的电路可以分为两部分，一个是抢答电路，第二部分是定时，报警电路。
1.抢答器供8名选手比赛，分别用8个按钮1~8表示。
这个功能只需要通过管脚分配把按键分配到74HC573锁存器，让每个选手按下按钮后产生相应的信号，74HC573锁存器输出到74LS148编码器进行编码，再输出到译码显示。
设置一个系统清除按钮RES和抢答开始控制开关STA，这两个按钮由主持人控制。
RES连接到74HC573的OE（低电平有效）端和通过非门连接到74LS74的R端，可以实现清零功能。
STA连接到74LS74的CLK脉冲输入端，实现开始计时控制。
抢答器具有锁存与显示功能。
即选手按动按键，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。
74HC573具有锁存功能，可以在一个选手按下按钮后进行锁存，其他的选手不能在抢答。
由于选要实现手输入1到8时数码管分别显示“1”到“8”，显示“1”到“7”可以根据74LS148向74LS48译码器直接输出实现。
为了向74LS148输出8，从而使数码管显示8，这里采用将74HC573锁存器的D7拉为低电平，从而向74LS148优先编码器的0-7输入端输入0即“0×
×
”，同时将74HC573锁存器的Q7输出端通过非门接到74LS48译码器的D输入端，使74LS48的“DCBA”端输入为“1000”，即十进制的“8”，最终实现数码管可以显示数字“8”。
2.定时抢答功能，和报警部分：
抢答器具有定时抢答功能，且一次抢答的时间由主持人通过拨码开关设定（如,30秒）。
当主持人按下"
STA"
74LS192具有减法功能，通过使用74LS192可以对设定的时间进行自减。
只需要给定74LS192秒脉冲就可以。
同时74LS192结合74LS48可以对所设定的抢答时间和选手抢答的时间显示出来。
参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
选手进行抢答，通过锁存器，编码器，译码器显示出来。
当某个选手抢答有效，通过74LS148编码器的GSN端口连接到74HC573的LE锁存端就可以进行禁止其他选手的抢答，同时把该选手的号码显示在数码管上，同时通过74LS148编码器的GSN端口和74LS192的TCU通过二极管与门可以停止脉冲产生，达到显示抢答时间的效果。
如果定时时间已到，无人抢答，本次抢答无效，系统报警，定时显示器灭灯。
当时间到的时候，减法器74LS192的十位的TCD（错位输出端）端口发出一个低电平，输入到二极管与门，使二极管与门输出低电平，脉冲产生单元停止产生脉冲，74LS192的Q0~Q3输出端都为低电平，由于是工银数码管，故数码管不显示.
2.2最终实施方案
最终实施方案为方案二，能够实现定时时间设置。
2.3原理框图
译码显示
优先编码电路
脉冲产生电路
定时电路
控制电路
主持人控制
抢答输入端
锁存器
报警电路
图1原理框图
2.4设计思路
1.抢答器供8名选手比赛，分别用8个按钮1~8表示。
2.设置一个系统清除按钮RES和抢答开始控制开关STA，这两个按钮由主持人控制。
4.抢答器具有定时抢答功能，且一次抢答的时间由主持人通过拨码开关设定（如,30秒）。
6.如果定时时间已到，无人抢答，本次抢答无效，系统报警，定时显示器灭灯。
2.5设计流程图
使用两个74LS192进行设定抢答时间
把74HC573的8个数据输入
引脚分配到8个输入按键
把两个74LS192的输入引脚都分配到各自的设定输入
把74HC573的8个数据输出
引脚74LS148
通过连线和与非门将各部分电路连接起来，当有人抢答的时候，锁定选手号码和抢答时间
使用74LS48对编码进行译码并连接到数码管进行显示
图2流程图
3整体电路设计
图5方案二整体电路图
4单元电路设计与实现
整个电路分为锁存与编码单元，抢答时间设定单元与及译码单元，时钟产生单元，报警发声单元。
4.1锁存与编码单元
图6锁存及编码单元
4.1.1锁存单元
抢答器电路由锁存器和按键组成。
在未抢答前，8路锁存器74HC573的LE端为高电平，锁存器的输入端的电平能直接送到相应的输出端，当抢答开始后，LE端变成低电平，锁存器锁存，也就是说输入的信号不能送到相应的输出端，各个输出保持锁存前的电平。
此时抢答不能进行。
当主持人按下时，74HC573的OE为高电平，显示器被清零,抢答被禁止。
当主持人开关断开时，抢答被允许。
此时如有人抢答，74HC573相对应的输入端则变成低电平，通过反馈74HC573锁存信号。
LE控制端保持高电平，抢答准备工作已经完成。
当8个抢
答开关S1至S8中有一个先按下时，其对应的输入端变为低电平，此低电平被送到锁存器对应的输出端，此时编码器模块开始编码，74HC573执行锁存功能，这时如果有按键按下，锁存器的输出端也不会发生改变，从而实现了锁存的功能和编码的功能。
4.1.2编码单元
在选手按动按钮后，发出相应的信号。
使用74LS148对信号进行编码，优先判决器是由74LS148集成优先编码器等组成。
该编码器有8个信号输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
其功能表如表5.24.1所示。
从功能表中可以看出当EI＝“0”时，编码器工作，而当EI＝“1”时，则不论8个输入端为何种状态，输出端均为“1”，且GS端和EO端为“1”，编码器处于非工作状态,这种情况被称为输入低电平有效。
图7优先编码器74LS148功能表
输入
输出
EII0I1I2I3I4I5I6I7
A2A1A0GSEO
1×
×
11111
011111111
11110
0×
0
00001
01
00101
011
01001
0111
01101
01111
10001
011111
10101
0111111
11001
001111111
11101
（表中×
代表任意状态）
由74LS148集成优先编码器组成的优先判决器如图所示，当抢答开关S1—S7中的一个按下时，编码器输出相应按键对应的二进制代码，低电平有效。
编码器输出AO～A2、工作状态标志GS作为锁存器电路的输入信号，而输入使能端EI端应和锁存器电路的Q0端相联接，目的是为了在EI端为“1”时锁定编码器的输入电路，使其它输入开关不起作用。
具体实现电路为：
4.1.3反相单元
4.2设定抢答时间单元及译码单元
图8
4.2.1设定抢答时间单元
74LS192是同步十进制可逆计数器（BCD二进制），它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：
图9
74LS192的引脚排列及逻辑符号
（a）引脚排列
（b）逻辑符号
图中：
为预置输入控制端，异步预置；
为加计数端；
为减计数端；
为非同步进位输出端，1001状态后负脉冲输出；
为非同步借位输出端，0000状态后负脉冲输出；
P0、P1、P2、P3为计数器输入端，
为清除端，高电平有效，异步清除；
Q0、Q1、Q2、Q3为数据输出端。
其功能表如下：
输入
输出
MR
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
d
c
b
a
加计数
减计数
图10
74LS192的功能表
因此设定脉冲输入后，需要使用两个74LS192，一个作为个位，一个作为十位。
个位的BO连接到十位的脉冲输入，
十位的BO就连接到脉冲，表示时间到的时候脉冲不对74LS192作用。
具体的电路如下：
图11设定抢答时间单元
4.2.2译码单元
译码单元采用74LS48驱动共阴数码管的译码器。
输出端（Ya－Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。
当要求输出
0－15
时，消隐输入（BI）应为高电平或开路，对于输出为0
时还要求脉冲消隐输入（RBI）为高电平或者开路。
当BI为低电平时，不管其它输入端状态如何，Ya－Yg均为低电平。
当RBI和地址端（A0－A3）均为低电平，并且灯测试输入端（LT）为高电平时，
Ya
－Yg为低电平，脉冲消隐输出（RBO）也变为低电平。
当BI为高电平或开路时，LT为低电平可使Ya－Yg均为高电平。
48
与248
的引出端排列、功能和电特性均相同，差别仅在显示6
和9,248
所显示的6
和9
比48
多出上杠和下杠。
引出端符号
A0－A3
译码地址输入端
BI/RBO消隐输入（低电平有效）/脉冲消隐输出（低电平有效）
LT灯测试输入端（低电平有效）
RBI脉冲消隐输入端（低电平有效）
Ya－Yg
段输出
具体的连接电路为：
图12译码单元
图13
图14
74LS48的引脚排列
4.3脉冲产生单元
555定时器由3个阻值为5kΩ的电阻组成的分压器、两个电压比较器C1和C2、基本RS触发器、放电三极管TD和缓冲反相器G4组成其中，1脚为接地端；
2脚为低电平触发端，由此输入低电平触发脉冲；
6脚为高电平触发端，由此输入高电平触发脉冲；
4脚为复位端，输入负脉冲（或使其电压低于0.7V）可使555定时器直接复位；
5脚为电压控制端，在此端外加电压可以改变比较器的参考电压，不用时，经0.01uF的电容接地，以防止引入干扰；
7脚为放电端，555定时器输出低电平时，放电晶体管TD导通，外接电容元件通过TD放电；
3脚为输出端，输出高电压约低于电源电压1V—3V，输出电流可达200mA，因此可直接驱动继电器、发光二极管、指示灯等；
8脚为电源端，可在5V—18V范围内使用。
555定时器工作时过程分析如下：
5脚经0.01uF电容接地，比较器C1和C2的比较电压为：
UR1=2/3VCC、UR2=1/3VCC。
当VI1>
2/3VCC，VI2>
1/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器置0，G3输出高电平，放电三极管TD导通，定时器输出低电平。
当VI1<
1/3VCC时，比较器C1输出高电平，比较器C2输出高电平，基本RS触发器保持原状态不变，555定时器输出状态保持不来。
2/3VCC，VI2<
1/3VCC时，比较器C1输出低电平，比较器C2输出低电平，基本RS触发器两端都被置1，G3输出低电平，放电三极管TD截止，定时器输出高电平。
1/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器置1，G3输出低电平，放电三极管TD截止，定时器输出高电平。
因为周期为一秒，所以频率是1赫兹。
图中电容的充放电时间分别是：
t1=R11*C*ln2≈0.7R11*Ct2=（R13+R11）*C*ln2≈0.7（R11+R13）C；
所以555的3端输出的频率为:
f=1/（t1+t2）≈1.43/（（2R13+R11）C）；
所以我们采用的电阻和电容值分别是：
R13=7MΩ，R11=1KΩ，C1=0.1uf，满足上式，f=1.021356≈1HZ即得到的是秒脉冲。
图15
图16555定时器引脚图
4.4报警发声单元
图17
由555定时器构成的报警电路如图所示。
图中555定时器用来构成多谐振荡器，其振荡频率和秒脉冲产生电路频率的计算方法相同。
3端的输出信号驱动扬声器，发出报警信号。
当4端的输入信号是高电平时，振荡器工作，有报警信号，4端输入低电平时，振荡器不工作，没有报警信号。
也就是说需要报警时只需控制输入端即可。
振荡频率f=680.952HZ
4.5状态控制单元
74LS74内含两个独立的D上升沿双d触发器，每个触发器有数据输入（D）、置位输入（
）复位输入（
）、时钟输入（CP）和数据输出（Q、
）。
、
的低电平使输出预置或清除，而与其它输入端的电平无关。
当
均无效（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。
74ls74功能表:
图18
图1974ls74引脚图
图20状态控制单元
5实物制作
5.1绘制印刷电路PCB图
报警发声模块
图21
设定抢答时间模块
图22
图23
抢答模块
脉冲产生模块图24
图25
状态控制模块
5.2制作印刷电路板和焊接电路
抢答模块图26
抢答时间设置模块图27
状态控制模块图28
报警发声模块图29脉冲产生模块
数码管模块图30
按键模块图31
5实验结果
仿真实验：
主持人先按下置位端，就可以设定抢答时间，按照个位和十位的拨动开关设定，在对应的数码管上可以看到相应的抢答时间。
然后主持人就可以按下开关让选手抢答，这时候抢答时间开始自减，在这个时间内，如果有选手抢答，数码管上会显示相应的选手号，在这个时候，如果有其他的选手也按下了抢答按钮，显示器不会显示。
如果在抢答时间内没有人抢答，显示抢答时间的数码管灭灯，而且有报警灯闪。
当主持人要进行下一轮的抢答，可以按下按键RES作为清零，按下按键STA重新开始抢答。
综上所述，实验结果符合实验任务的要求。
实物联合调试：
经过实物联合调试，发现脉冲产生单元无法正常工作，更换脉冲发声单元之后能实现仿真所能实现的功能中的倒计时、抢答、报警等基本功能。
经过我们的分析，问题处在附带有二极管与门的脉冲产生模块中，脉冲产生单元本身有问题，跟换脉冲源时由于二极管与门未能连回总电路，导致联合调试中只能实现基本功能。
我们尝试重新制作，但时间紧迫，未能实现。
6总结
从确定选题为智能抢答器之后，为了完成《数字电子技术》课程设计，我上网查阅搜索了许多资料，从最初的了解抢答器的定义概念和基本原理，到比较深入了解到抢答器的不同设计方案以及其组成结构、实现方式、实现原理和功能差异、优缺点等。
由于时间仓促、本人和队友知识有限，未能自己完全独立地设计完整的智能抢答器电路，因而参照网上的设计方案实施课程设计，在开展课程设计之前，我查阅了组成抢答器各种组合逻辑电路、时序逻辑电路，理解各个芯片的引脚及其功能、时序图、真值表等内容，阅读学习相关实例，先理解每个器件独立工作的原理，最终将各个芯片及其他元器件联系起来，理解整个抢答器的工作原理和实现过程，并尝试对原有方案进行改进。
在对抢答器设计方案进行仿真可行的情况下，我们开展抢答器的实物制作，我负责印刷电路板的设计工作以及制作，我对AltiumDesigner这款软件比较熟悉，但考虑到抢答器电路相对复杂，而且已经在Proteus里仿真了，就尝试在Proteus平台制作PCB图，由于对这款软件的PCB设计相对陌生，根据经验尝试失败后，我搜索相关教程，掌握其基本方法，着手制作，但在制作中还是出现许多问题，开始我是将一整个抢答器电路设计在一个PCB文件里，错综复杂的线根本无法完成有效地电路布局布线，而切元件封装库不全面，对实际操作产生了困难，我最终放弃在Proteus设计PCB。
接下来在AltiumDesigner上设计，这次我根据前面的教训，决定对硬件进行模块化设计，将每个电路单元设计为一个个硬件模块，每一个电路单元，从原理图到PCB布局布线，都是从头开始做，画原理图相对简单，然而对PCB的布局布线需要一定的技巧，容易产生错误，所以花费时间较长。
每完成一个硬件模块
升级会员 