微电子学试题Word格式文档下载.docx
《微电子学试题Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《微电子学试题Word格式文档下载.docx(9页珍藏版)》请在冰豆网上搜索。
微细加工;
第二个关键技术:
互连技术;
第三个关键技术:
新型器件结构,新型材料体系(高K介质,金属栅电极,低K介质,SOI材料)。
6简述集成电路的分类?
按其处理信号的种类不同可分为:
模拟集成电路和数字集成电路两大类。
按其制作工艺不同可分为:
半导体集成电路、膜集成电路和混合集成电路三类。
按集成度高低不同可分为:
小规模、中规模、大规模及超大规模集成电路四类。
按导电类型不同可分为:
双极型集成电路和单极型集成电路两类。
7集成电路的性能指标有哪些?
集成度、速度、功耗(功耗延迟积,又称电路的优值。
功耗延迟积越小,集成电路的速度越快或功耗越低,性能越好)、特征尺寸(集成电路中半导体器件的最小尺度)、可靠性。
8集成电路设计流程,三个设计步骤?
A.系统功能设计B.逻辑和电路设计C.版图设计
9简述VHDL语言的用途及其电路描述风格?
VHDL语言的用途
(1)对IC设计,支持从系统级到门和器件级的电路描述,并具有在不同设计层次上的模拟验证机制;
(2)可作为综合软件的输入语言,支持电路描述由高层向低层的转换VHDL描述电路的风格。
结构体对电路描述的方式:
结构描述:
描述电路由哪些模块、如何连接构成的;
数据流描述:
使用VHDL内建的运算符描述电路的输入输出关系;
行为描述:
使用进程语句,描述电路的行为或者算法。
10器件模拟
给定器件结构和掺杂分布,采用数值方法直接求解器件的基本方程,得到直流(DC.、交流(AC.、瞬态特性和某些电学参数))。
11工艺模拟
对工艺过程建立数学模型,在某些已知工艺参数的情况下,对工艺过程进行数值求解,计算经过该工序后的杂质浓度分布、结构特性变化(厚度和宽度变化)或应力变化(氧化、薄膜淀积、热过程等引起)。
12微电子学是以实现()的集成为目的的。
电路和系统
13()是载流子在电场作用下运动速度的快慢的量度。
迁移率
14PN结的最基本性质之一就是其具有()。
单向导电性
15隧道击穿主要取决于空间电荷区中的()。
最大电场
16在正常使用条件下,晶体管的发射结加正向小电压,称为()偏置,集电结加反向大电压,称为反向偏置。
正向
17晶体管的直流特性()是指晶体管的输入和输出电流-电压关系曲线。
曲线
18双极型晶体管可以作为放大晶体管,也可以作为()来使用,在电路中得到了大量的应用。
开关
19N型半导体中电子是多子,空穴是()。
少子
20所谓(),是指幅度随时间连续变化的信号。
模拟信号
21计算机中运行的信号是脉冲信号,但这些脉冲信号均代表着确切的数字,因而又叫做()。
数字信号
更多内容请访问《睦霖题库》微信公众号
22半导体集成电路是采用半导体工艺技术,在硅基片上制作包括电阻、电容、()、晶体管等元器件并具有某种电路功能的集成电路。
二极管
23集成电路的特征尺寸有时也称线宽,通常是指集成电路中半导体器件的()。
最小尺度
24集成电路制造通常包括集成电路设计、工艺加工、()、封装等工序。
测试
25双极型晶体管其有两种基本结构:
PNP型和()型。
NPN
26能量最高的是价电子所填充的能带,称为()。
价带
272000年,因发明集成电路而被授予诺贝尔物理学奖的是()。
基尔比
28本征半导体的导电能力很弱,热稳定性很()。
差
29晶体性质的基本特征之一是具有()。
方向性
30MOSIC的缺点是()。
驱动能力较弱
31()集成电路已成为集成电路的主流。
CMOS
32迁移率反映的是载流子()在单位电场作用下的平均漂移速度。
电子和空穴
33反映半导体中载流子导电能力的一个重要参数是()。
[判断题]
34、微电子技术、通信技术和因特网技术构成了信息技术发展的三大基础。
错
35、双极集成电路中的晶体管工作机理依赖于电子或者空穴。
36、EDA是计算机辅助测试的英文简称。
37、双极型集成电路工艺是用来制造CMOS集成电路。
38、常用来制造半导体发光二极管的材料是直接跃迁晶体材料。
对
39、微机电系统的制造工艺与IC制造工艺是完全一样的。
40、从电路原理受控源的角度本质上看,工作在饱和区的MOS晶体管本质等效为电压控制电流源。
41、标准双极型工艺中的纵向NPN晶体管的发射区掺杂浓度比集电区小。
42、半导体激光器的工作原理是受激发射。
43、对于处于饱和区的MOS晶体管,漏源电流随其宽长比的增大而增大。
44、CMOS电路与双极集成电路相比速度快。
45、如果光刻胶在曝光前可溶于某种溶液而经过曝光后不可溶,则这种光刻胶为正胶。
46什么是N型半导体?
什么是P型半导体?
如何获得?
①依靠导带电子导电的半导体叫N型半导体,主要通过掺诸如P、Sb等施主杂质获得;
②依靠价带空穴导电的半导体叫P型半导体,主要通过掺诸如B、In等受主杂质获得;
③掺杂方式主要有扩散和离子注入两种;
经杂质补偿半导体的导电类型取决于其掺杂浓度高者。
47晶体管的基极宽度会影响哪些参数?
为什么?
①影响电流增益,定性分析Wb越小,基区输运系数越大,从而电流增益越大;
②影响基区穿通电压,Wb越小,越容易发生基区穿通现象;
③影响特征频率fT,Wb越小,基区渡越时间越小,从而可提高特征频率;
④影响基区串联电阻Rb,Wb越小,基区串联电阻Rb越大,另外宽基区晶体管不易引起电流集边效应。
48PN结的寄生电容有几种,形成机理,对PN结的工作特性及使用的影响?
有两种①势垒电容:
随着PN结外加电压的变化,势垒区得宽度会发生变化,从而出现了载流子电荷在势垒区的存入和取出,相当于一个电容的充放电;
②扩散电容:
PN结两侧的扩散区中,由于电中性要求,其中存储的正负电荷的数量会随外加电压发生变化,相当于一种电容效应,称之为扩散电容。
一般情况下,PN结电容等于两者之和,正偏时扩散电容为主,反偏时势垒电容为主。
PN结电容会影响其高频特性(fT)、开关(速度)特性。
49什么是基区宽变效应,基区宽变效应受哪些因素影响?
①基区宽变效应:
由于外加电压的变化使有效基区宽度发生变化的现象,又称厄利效应。
②要提高厄利电压,减小基区宽变效应的影响,应增大基区宽度,使基区宽变的相对影响变小。
另外如果提高基区掺杂浓度,则对于一定的Vce,集电结耗尽层变化较小,也可以减小基区宽变效应的影响,提高厄利电压。
但是这两条措施均与增大电流增益的要求冲突,应该综合考虑。
50对门电路而言,高低电平噪声容限受哪些因素影响?
电源电压,器件参数(宽长比、氧化层厚度),电压摆幅
①当mV(开关阈值)处在电压摆幅的中点附近时,低电平噪声容限和高电容噪声容限具有相同的值。
②若希望使噪声容限最大并得到对称的特性,可以使PMOS部分比NMOS部分宽以均衡晶体管的驱动强度。
③增益越大,噪声容限越大,当增益为无穷大时,噪声容限横跨整个电压摆幅。
④适当提高电源电压也可以提高噪声容限,但这在TTL电路中不可行。
另外,噪声容限也与输入模式有关。
51什么是线性电源?
线性电源是先将交流电经过变压器降低电压幅值,再经过整流电路整流后,得到脉冲直流电,后经滤波得到带有微小波纹电压的直流电压。
要达到高精度的直流电压,必须经过稳压电路进行稳压。
52短沟道效应
沟道长度减小到一定程度后出现的一系列二级物理效应,如阈值电压的变化。
53“掺杂”
在半导体中加入微量的其他元素的原子,可以改变半导体的导电能力和导电类型。
54厄利电压
反向延长晶体管的I-V特性曲线与电压轴交点的电压的绝对值。
这是因为基区宽变效应导致β随Vce增大而增大,Ic随之增大。
55扩散法(diffusion)
是将掺杂气体导入放有硅片的高温炉中,将杂质扩散到硅片内的一种方法。
56退火
也叫热处理,集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。
57什么是电路模拟?
其在IC设计中的作用。
根据电路的拓扑结构和元件参数将电路问题转换成适当的数学方程并求解,根据计算结果检验电路设计的正确性。
版图设计前的电路设计,保证电路正确(包括电路结构和元件参数)。
有单元库支持:
单元事先经过电路模拟。
无单元库支持的全定制设计:
由底向上,首先对单元门电路进行电路设计、电路模拟,依此进行版图设计,直至整个电路。
后仿真:
考虑了寄生参数,由电路模拟预测电路性能。
58SPICE主要可以完成哪些主要的电路分析。
直流分析:
典型的是求解直流转移特性(.DC),输入加扫描电压或电流,求输出和其他节点(元件连接处)电压或支路电流;
还有.TF、.OP、.SENSE。
交流分析(.AC):
以频率为变量,在不同的频率上求出稳态下输出和其他节点电压或支路电流的幅值和相位。
噪声分析和失真分析。
瞬态分析(.TRAN):
以时间为变量,输入加随时间变化的信号,计算输出和其节点电压或支路电流的瞬态值。
温度特性分析(.TEMP):
不同温度下进行上述分析,求出电路的温度特性。
59半导体发光器件的基本原理是什么?
半导体发射激光,即要实现受激发射,必须满足下面三个条件:
1.通过施加偏压等方法将电子从能量较低的价带激发到能量较高的导带,产生足够多的电子空穴对,导致粒子数分布发生反转。
2.形成光谐振腔,使受激辐射光子增生,产生受激振荡,导致产生的激光沿谐振腔方向发射。
3.满足一定的阈值条件,使电子增益大于电子损耗,即激光器的电流密度必须大于产生受激发射的电流密度阈值。
60版图验证和检查包括哪些内容?
如何实现?
DRC(DesignRuleCheck):
几何设计规则检查
对IC的版图做几何空间检查,保证能在特定的工艺条件下实现所设计的电路,并保证一定的成品率;
ERC(ElectricalRuleCheck):
电学规则检查
检查电源(power)/地(grounD.的短路,浮空的器件和浮空的连线等指定的电气特性;
LVS(LoyoutversusSchematic):
网表一致性检查
将版图提出的网表和原理图的网表进行比较,检查电路连接关系是否正确,MOS晶体管的长/宽尺寸是否匹配,电阻/电容值是否正确等;
LPE(LayoutParameterExtraction):
版图寄生参数提取
从版图中提取晶体管的尺寸、结点的寄生电容、连线的寄生电阻等参数,并产生SPICE格式的网表,用于后仿真验证;
POSTSIM:
后仿真,检查版图寄生参数对设计的影响
提取实际版图参数、电阻、电容,生成带寄生量的器件级网表,进行开关级逻辑模拟或电路模拟,以验证设计出的电路功能的正确性和时序性能等,并产生测试向量。