嵌入式系统原理及接口技术复习题1.doc

嵌入式系统原理及接口技术复习题1.doc

《嵌入式系统原理及接口技术复习题1.doc》由会员分享，可在线阅读，更多相关《嵌入式系统原理及接口技术复习题1.doc（7页珍藏版）》请在冰豆网上搜索。

一、简答题

1.简要说明嵌入式系统的硬件组成和软件组成。

答:

硬件组成：

微处理器，存储器，输入设备和输出设备。

软件组成：

操作系统，文件系统，图形用户接口，网络系统，通用组建模块。

2.S3C2410A的AHB总线上连接了那些控制器？

APB总线上连接了那些部件？

AHB：

LCD控制器，LCDDMA，总线控制器，USB主控制器，中断控制器，ExtMaster，电源管理，Nandflash控制器，储存器控制器。

APB：

通用异步收发器，内部集成电路总线（IIC），USB设备控制器，集成电路内部声音总线（IIS），MMC/SD/SDIO主控制器，通用I/O端口（GPIO），看门狗定时器（WDT），

定时时钟（RTC），总线控制器，A/D转换器，串行外设接口，定时器/脉宽调制。

3.ARM体系结构支持几种类型的异常，并说明其异常处理模式和优先级状态？

答，支持7种类型的异常

异常处理过程：

（进入异常）PC→LR，CPRS→SPSR，设置CPSR的运行模式位，跳转到相应的异常处理程序，（异常返回）LR→PC，SPSR→CPSR，若在进入异常处理时设置中断禁止位，要在此清楚，复位异常处理程序不需要返回。

Reset＞数据中指＞快速中断请求（ＦＩＱ）＞中断请求（IRQ）＞指令预取中止＞未定义指令和软件中止。

4.简述I2S总线接口的启动与停止过程。

通过I2S控制寄存器IISCON控制，当控制寄存器IISCON的地址为0=I2S禁止（停止）；当控制寄存器IISCON的地址为1=I2S允许（开始）。

5.简述ARM系统中的中断处理过程。

中断处理过程包括：

中断请求、中断排队或中断判优、中断响应、中断处理和中断返回

6.ARM微处理器支持哪几种运行模式？

各运行模式有什么特点？

User：

用户模式。

绝大部分的任务执行都在这种操作模式下，此为正常的程序执行模式。

FIQ：

快速中断模式。

支持数据传送或通道处理。

IRQ：

普通中断模式。

用于一般中断处理。

Supervisor：

管理模式。

一种操作系统受保护的方式。

Abort：

中止模式。

在访问数据中止后或指令预取中止后进入中止方式。

System：

系统模式。

是操作系统一种特权级的用户方式。

Undef：

未定义模式。

当执行未定义指令时会进入这种操作模式。

7.当PCLK=66.5MHz时，选择不同的时钟分频（1/2、1/4、1/8、1/16）输入，分别计算定时器最小分辨率、最大分辨率及最大定时区间。

答：

最小分辨率：

定时器输入时钟频率=ＰＣＬＫ／{ｐｒｅｓｃａｌｅｒ＋１}／{ｄｉｖｉｄｅｒ值}＝６６.5/{0+1}/{2}=33.2500（MHz）

一个计数脉冲时间=1/33.2500MHz=0.0300（us）

最大分辨率：

定时器输入时钟频率=PCLK/｛255+1｝/{2}=66.5/256/2=129.8828

一个计数脉冲的时间=1/129.8828=7.6992（us）

最大定时区间：

由于TCNTBn=65535，计数到0共65536个计数脉冲，

所以65536*7.6992=0.5045（sec）。

8.分析如图所示I2S总线时序图，说明其操作过程。

9.S3C2410A与UAD1341通过I2S总线接口连接，试述音频数据传送过程。

答：

处理器通过IIS总线接口，控制音频数据在s3c2410内存与UDA1341TS之间传送。

连接在UDA1314TS上的麦克风信号在UDA1314内部经过A/D转换器，转换成二进制数，串行通过DATAO引脚送到S3C2410的IIS模块，在IIS模块中数据转换成并行数据然后使用通常存取方式或DMA存取方式，将并行数据保存的内存中，而内存中要输出的音频数据使用通常存取方式或DMA存取方式，将数据并行传送到IIS模块在IIS中转换成串行数据，串行通过DATAI引脚送到UDA1314TS，在片内经过D/A转换器，变成模拟信号，经过驱动器，驱动扬声器。

10.简述LCD控制器组成及数据流描述。

LCD控制器包括：

REGBBANK，LCDCDMA，TMEGEN，ＬＰＣ定时控制逻辑单元，VIDPRCS以及VIDEOMUX组成。

当传送请求由总线仲裁器接收时，4个连续的字数据由系统存储器帧缓冲区传送到LCDCDMA内的FIFO。

全部FIFO大小为28个字，分别由12个字的FIFOL和16个字的FIFOH组成。

使用FIFOL和FIFOH，用来支持双扫描显示模式，在单扫描显示模式，仅有FIFO中一个，即FIFOH能够被使用。

11.以下是S3C2410A的串口逻辑方框图，试分析其组成和工作原理。

2.根据NandFlash控制器工作原理，试在图中画出S3C2410A的NandFlash控制器与K9F2808U0C芯片的连接关系，并简单描述其操作过程。

一、填空

1.“嵌入性”、“专用性”与“计算机系统”是嵌入式系统的三个基本要素。

2.IP核分为软核、硬核、固核。

3.嵌入式系统通常由包含有嵌入式处理器、嵌入式操作系统、应用软件和外围设备接口的嵌入式计算机系统和执行装置（被控对象）组成。

4.嵌入式计算机系统是整个嵌入式系统的核心，可以分为硬件层、中间层、系统软件层和应用软件层。

5.硬件层中包含嵌入式微处理器、存储器、通用设备接口和I/O接口。

嵌入式微处理器是嵌入式系统硬件层的核心。

6.系统初始化过程按照自底向上、从硬件到软件的次序依次可以分为片级初始化、板级初始化和系统级初始化3个主要环节。

7.系统软件层通常包含有实时多任务操作系统（Real-timeOperationSystem，RTOS）、文件系统、图形用户接口（GraphicUserInterface，GUI）、网络系统及通用组件模块组成。

RTOS是嵌入式应用软件的基础和开发平台。

8.ARM处理器共有37个寄存器，31个通用寄存器，6个状态寄存器。

寄存器R13通常用作堆栈指针，称作SP。

寄存器R14用作子程序链接寄存器，也称为链接寄存器LK（LinkRegister）。

9.FIQ模式有7个分组的寄存器R8～R14，映射为R8_fiq～R14_fiq。

在ARM状态下，许多FIQ处理没必要保存任何寄存器。

User、IRQ、Supervisor、Abort和Undefined模式每一种都包含两个分组的寄存器R13和R14的映射，允许每种模式都有自己的堆栈和链接寄存器。

10.寄存器R15用作程序计数器（PC）。

在ARM状态，位［1:

0］为0，位［31:

2］保存PC。

11.程序状态寄存器CPSR的N、Z、C、V分别指-------，I=1指------、F=1指------，M[4：

0]用做-------。

12.S3C2410A的CPU内核采用的是16/32位ARM920T内核，同时还采用了AMBA（先进的微控制器总线体系结构）新型总线结构。

13.ARM920T采用了MMU，AMBA总线和Harvard高速缓存体系结构，该结构具有独立的16KB指令Cache和16KB数据Cache，每个Cache都是由8字长的行组成的。

14.2个USB主设接口/1个USB从设接口

15.117位通用I/O接口和24通道外部中断源；

16.8通道10位ADC和触摸屏接口；

17.支持小／大端方式

18.ARM体系结构使用单一、线性地址空间。

将字节地址做为无符号数看待，范围为（0～232－1）。

19.地址空间：

8个存储器bank，每bank128MB（byte）（总共1GB）。

20.对于字对齐的地址A，地址空间规则要求如下：

地址位于A的字由地址为A、A＋1、A＋2和A＋3的字节组成；

地址位于A的半字由地址为A和A＋1的字节组成；

地址位于A＋2的半字由地址为A＋2和A＋3的字节组成；

地址位于A的字由地址为A和A＋2的半字组成。

21.ARM系统使用存储器映射I/O。

I/O口使用特定的存储器地址，当从这些地址加载（用于输入）或向这些地址存储（用于输出）时，完成I/O功能。

22.bank0～bank6都采用固定的bank起始地址。

23.每个bank支持可编程的8/16/32位数据总线宽度。

24.总线宽度和等待寄存器BWSCON：

用来设置总线宽的和等待状态。

25.Bank控制寄存器BANKCONn：

控制各bank的片选，访问周期。

26.刷新控制寄存器REFRESH：

SDRAM的刷新控制寄存器。

27.BANKSIZE寄存器：

用来设置BANK的容量。

28.支持从NANDFlash存储器和NORFlash两种启动方式。

在NANDFlash模式下，采用4KB内部缓冲器用于启动引导

29.Cache存储器采用写直达（Write-through）或写回（Write-back）操作来更新主存储器。

30.每个引脚端的功能通过端口控制寄存器（PnCON）来定义（配置）。

31.与配置I/O口相关的寄存器包括：

端口控制寄存器（GPACON～GPHCON）、端口数据寄存器（GPADAT～GPHDAT）、端口上拉寄存器（GPBUP～GPHUP）、杂项控制寄存器以及外部中断控制寄存器（EXTINTN）等。

32.S3C2410A通过对程序状态寄存器（PSR）中的F位和I位进行设置控制CPU的中断响应。

如果设置PSR的F位为1，则CPU不会响应来自中断控制器的FIQ中断；如果设置PSR的I位为1，则CPU不会响应来自中断控制器的IRQ中断。

如果设置PSR的F位或I位设置为0，同时将中断屏蔽寄存器（INTMSK）中的相对应位设置为0，CPU响应来自中断控制器的IRQ或FIQ中断请求。

33.S3C2410A中的中断控制器能够接收来自56个中断源的请求；

34.每个DMA控制器可以处理以下4种情况：

（1）源和目的都在系统总线上；

（2）源在系统总线上，目的在外围总线上；（3）源在外围总线上，目的在系统总线上；（4）源和目的都在外围总线上。

35.S3C2410A每个DMA通道有9个控制寄存器，4个通道共有36个寄存器。

每个DMA通道的9个控制寄存器中有6个用于控制DMA传输，另外3个用于监控DMA控制器的状态。

36.如果在一个存储系统中，指令预取时使用的一个cache，数据读写时使用的另一个cache，各自是独立的，这时称系统使用了独立的cache，用于指令预取的cache称为指令cache，用于数据读写的cache称为数据cache。

37.存储器按存储信息的功能，分为随机存取存储器（RandomAccessMemory，RAM）和只读存储器（ReadOnlyMemory，ROM）。

38.Flashmemory（闪速存储器）是嵌入式系统中重要的组成部分，用来存储程序和数据，掉电后数据不会丢失。

39.Bank控制寄存器BANKCONn：

控制各bank的片选，访问周期。

1.什么是嵌入式系统？

其特点有些什么？

答：

嵌入式系统是“以应用为中心、以计算机技术为基础、软件硬件可裁剪、功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。

”

特点：

1）是专用的计算机系统，用于特定的任务；

2）资源较少，可以裁减；

3）功耗低，体积小，集成度高，成本低;

4）使用实时操作系统；

5）可靠性要求更高，具有系统测试和可靠性评估体系;

6）运行环境差异大

7）大部分程序固化在ROM中；

8）较长的生命周期；

9）嵌入式微处理器通常包含专用调试电路

2.嵌入式系统的BooTLoader的功能是什么？

答：

BootLoader是系统加电后、操作系统内核或用户应用程序运行之前，首先必须运行