数电填空题知识点总结Word下载.docx

数电填空题知识点总结Word下载.docx

《数电填空题知识点总结Word下载.docx》由会员分享，可在线阅读，更多相关《数电填空题知识点总结Word下载.docx（8页珍藏版）》请在冰豆网上搜索。

1．在数字电路中，三极管主要工作在和两种稳定状态。

饱和、截止

2．二极管电路中，电平接近于零时称为，电平接近于VCC是称为。

低电平、高电平

3．TTL集成电路中，多发射极晶体管完成逻辑功能。

与运算

4．TTL与非门输出高电平的典型值为，输出低电平的典型值为。

3.6V、0.2V

5．与一般门电路相比，三态门电路中除了数据的输入输出端外，还增加了一个片选信号端，这个对芯片具有控制作用的端也常称为。

使能端

6．或非门电路输入都为逻辑1时，输出为逻辑。

7．电路如图所示，其输出端F的逻辑状态为。

1

8．与门的多余输出端可，或门的多余输出端可。

与有用输入端并联或接高电平、与有用输入端并联或接低电平

10．正逻辑的或非门电路等效于负逻辑的与非门电路。

与非门

11．三态门主要用于总线传输，既可用于单向传输，也可用于双向传输。

单向传送、双向传送

12．为保证TTL与非门输出高电平，输入电压必须是低电平，规定其的最大值称为开门电平。

低电平、开门电平

13．三态门中，除了高低电平两种状态外，还有第三种状态，这第三种状态称为高阻态。

高阻态

14．作为逻辑取值的0和1，并不表示数值的大小，而是表示逻辑电路电平高与低两个状态。

高、低

15．数字电路中的逻辑状态是由高、低电平来表示的。

正逻辑规定用高电平表示逻辑1，用低电平1．消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加__________，并在输出端并联。

冗余项、滤波电容

2．要扩展得到1个16-4线编码器，需要片74LS148。

2

3．在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时，会有时间先后，这一现象称为_________，由此而产生输出干扰脉冲的现象称为。

竞争、冒险

4．所谓组合逻辑电路是指：

在任何时刻，逻辑电路的输出状态只取决于电路各的组合，而与电路的无关。

输入状态、原来的状态

5．组合逻辑电路由逻辑门电路组成，不包含任何，没有能力。

记忆元件、记忆

6．常见的中规模组合逻辑器件有和等。

编码器、译码器、数据选择器、数值比较器、加法器任选二个。

7．加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相加不考虑的加法器。

低位向本位的进位

8．全半加器既要考虑本位两个二进制数进行相加，还要考虑的加法器。

9．用全加器组成多位二进制数加法器时，加法器的进位方式通常有、、2种。

串行进位、并行进位

10．基本译码器电路除了完成译码功能外，还能实现和功能。

逻辑函数发生、多路分配

11．多路分配器可以直接用来实现。

译码器

12．与4位串行进位加法器比较，使用超前进位全加器的目的是。

提高运算速度

13．在分析门电路组成的组合逻辑电路时，一般需要先根据写出逻辑表达式。

逻辑电路图

14．数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把通道的数据传送到的公共数据通道上去。

多个、唯一

15．数据分配器的功能相当于一个多输出的数据开关，是将数据源来的数据根据需要，送到不同的通道上去。

经过选择，把通道的数据传送到的公共数据通道上去。

一个、多个

16．加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了，但结构比较。

运算速度、复杂

17．加法器串行进位的级联方式由于结构，主要用在数字设备中。

简单、低速

来表示逻辑0。

1，0

16．正逻辑的或门电路等效于负逻辑的与门电路。

与门

17．实现基本的逻辑运算的门电路主要有与门、或门、非门三种。

与门、或门、非门

18．三极管作为开关元件，主要工作在截止区和饱和区两个区。

截止区、饱和区

19．正逻辑电路中，电平接近于零时称为低电平，用数字0表示，电平接近于VCC称为高电平，用数字1表示。

0,1

20．负逻辑电路中，电平接近于零时称为低电平，用数字1表示，电平接近于VCC称为高电平，用数字0表示。

1,0

21．异或门电路中，当两个输入端的输入为01或10组合时，输出为1。

01、10

22．同或门电路中，当两个输入端的输入为11或00组合时，输出为1。

00、11

23．数字电路中的逻辑状态是由高、低电平来表示的。

负逻辑规定用高电平表示逻辑0，用低电平来表示逻辑1。

0，1

1．消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加__________，并在输出端并联。

1、组合电路的基本单元是门电路，时序电路的基本单元是触发器。

//门电路，触发器

2、触发器有2种稳定状态，在适当时钟的作用下，触发器可从一种稳定状态转变为另一种稳定状态。

//触发器有两种稳定状态，在适当的时钟的作用下，触发器可从一种稳定状态转变为另一种稳定状态。

3、同步RS触发器的特性方程中约束条件R·

S=0，所以它的输入信号不能同时为0。

//同步RS触发器的特性方程中的约束条件为RS=0，所以它的输入信号不能同时为0；

4、同步触发器一般可用状态转化表、状态转换图、状态机流程图、时序图等方法描述。

//同步触发器一般可用状态转化表、状态转换图、状态机流程图、时序图等方法描述

5、触发器按逻辑功能可分为SR触发器、JK触发器、T触发器、D触发器4种最常用的触发器。

、

//触发器按逻辑功能可分为RS触发器，JK触发器，T触发器、D触发器四种最常用的触发器。

6、JK触发器的特性方程为：

Q*=JQ’+K’Q。

7、D触发器的特性方程为：

Q*=D。

8、时序电路可分为：

同步时序电路和异步时序电路。

//时序电路可以分为同步时序电路，和异步时序电路

9、T触发器的特性方程为：

Q*=TQ’+T’Q。

10、时序电路的输出不仅仅与当前的输入有关，还与以前的输入有关。

11、所谓同步时序电路，是指所有触发器状态的变化都是在同一时钟信号的操作下同时发生的。

//所谓同步时序电路，指所有的触发器状态的变化都是在同一时钟信号的操作下同时发生的。

12、RS触发器的特性方程为：

Q*=R+S’Q。

13、既能进行递增计数又能进行递减计数的计数器称为可逆计数器。

14、从总体上看，时序电路由组合电路和存储电路两部分组成。

15、若要构成七进制计数器，最少用3个触发器，它有个1

无效状态。

16、计数器电路中，有效循环中的状态称为有效状态；

若无效状态经若干个CP脉冲后能回到有效循环中，称其具有自启动能力。

17、4个触发器构成的计数器，其最大计数长度为24。

18、所谓异步时序电路，是指触发器状态的改变不是同时发生的。

19、寄存器可分为基本寄存器、移位寄存器。

20、时序逻辑电路有状态转化表、状态转换图、状态机流程图、时序图四种描述方法。

21、RS、JK、D和T触发器中，只有RS触发器存在输入信号的约束条件。

22、计数器按进位体制的不同，可分为、、。

23、计数器按数字增减趋势的不同可分为加法计数器、减法计数器、可逆计数器。

24、构成一个模6的同步计数器至少需要3个触发器。

25、具有直接置位端和复位端（

）的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号为低电平。

26、构成一个模10的同步计数器至少需要4个触发器。

27、JK触发器实现翻转功能，其JK取值应为11。

28、JK触发器实现保持功能，其JK取值应为00。

29、JK触发器实现置0功能，其JK取值应为01。

30、JK触发器实现置1功能，其JK取值应为10。

1.D/A转换器的作用是将数字信号转变为模拟信号。

2.单稳态触发器有一个稳态，还有一个暂稳态。

3.A/D转换器的作用是将模拟信号转变为数字信号。

4.输出占空比是指脉冲宽度与脉冲周期的比值亦即q=tw/T。

5.产生脉冲信号的电路主要由延迟电路、正反馈电路和开关元件三部分组成。

6.A/D转换器一般由取样、量化、编码等几个环节构成。

7.D/A转换器的主要技术参数有转换误差，转换速度，分辨率。

8.常用的A/D转换器有并联比较型A/D转换器，计数型A/D转换器和逐次渐进型A/D转换器等。

9.多谐振荡器又称无稳电路，主要用于产生矩形脉冲信号。

10.并行A/D转换器主要由电压比较器、寄存器和代码转换器组成。

11.权电阻D/A转换器主要由权电阻网络、模拟开关、求和放大器组成。

12.倒T形电阻网络D/A转换器主要由电阻网络、模拟开关、求和放大器组成。

13.555定时器由SR锁存器、两个比较器、集电极开路的放电三极管以及输出缓冲级和开关放电管组成。

14.555定时器中的分压器的作用是。

15.由于双积分A/D转换器输出量与输入电压的平均值成正比，因此具有较强的抗干扰能力。

16.集成单稳态电路分为微分电路和积分电路两大类。

17.D/A转换器的建立时间是指从数字信号输入转变成稳定的模拟信号。

在触发脉冲的作用下，单稳态触发器的输出由稳定状态转换为暂稳态。

经一段时间后输出又自动恢复回稳定状态。