整体方案设计与论证Word下载.docx

整体方案设计与论证Word下载.docx

《整体方案设计与论证Word下载.docx》由会员分享，可在线阅读，更多相关《整体方案设计与论证Word下载.docx（44页珍藏版）》请在冰豆网上搜索。

也就是主控制板接收到数据。

直接进行显示控制。

这种控制方式的显示屏是将全屏整行显示模块进行串行连接，以便于主控制板进行扫描控制。

直接扫描方式没有间接控制过程。

方案二：

把系统硬件分为三个部分：

控制电路、扫描电路、显示电路。

首先，通过独立式的键盘来控制预先存储在单片机内部的显示内容，然后通过单片机的I/O口把数据传递出去。

其次，把从单片机的I/O口输出的数据分别接到行扫描电路和列扫描电路上。

最后，把行扫描电路的输出端接到LED点阵显示屏的行控制端，把列扫描电路的输出端接到LED点阵显示屏的列控制端完成显示，设计框图如图1.1所示。

其中，列选信号用芯片74hc595来控制，74hc595是一个具有串行输入、并行输出并且带锁存功能的非常实用的移位寄存器。

但是，这种方式对带有LED显示模块的显示电路板的设计要求比较高，数据传送驱动电路性能要好。

这种方式是显示屏设计的发展方向，随着电路器件的减少，显示屏的可靠性增加了。

图1.1LED点阵显示屏设计框图

方案采纳：

由于方案一的硬件电路复杂、烦琐，而且设计的成本较第二种方案又高，相比之下，选择方案二，利用单片机进行软件编程，通过简单的扫描电路进行控制，通过16*16的LED点阵显示屏完成显示。

第2章硬件电路设计

2.1基于单片机的大屏幕LED显示系统的组成

大屏幕LED显示屏包括LED图文显示屏、LED图像显示屏和视频LED显示屏。

本文所说的大屏幕LED指的是LED图文显示屏。

LED图文显示屏并没有一个公认的严格的定义，一般把显示图形及文字的LED显示屏称为图文屏。

LED图文屏的主要特征是指控制LED点阵中各发光器件的通断，而不控制LED的发光强弱。

不论显示图形还是文字，都是与组成这些图形或文字的各个点像素所在位置相对应的LED器件是否发光有关。

2.1.1大屏幕LED显示系统组成

由图2.1可看出，该系统是由PC机和多台单片机组成的群显示LED显示系统，PC机在控制中心作为上位机，下位机采用单片机。

基于单片机的LED显示屏控制电路是系统的核心，完成对LED显示屏的动态扫描控制，PC机用于后级管理和控制。

PC机与单片机之间采用RS232/485通信标准，由上位机发送信号，各个下位机同时接收。

当各个图文屏需要显示不同内容时，可以通过对不同编号的下位机传送不同的显示数据的方法来实现。

图2.1系统基本结构

2.1.2各部分组成及功能

1、LED显示屏

LED显示屏以发光二极管为像素，由LED点阵显示单元拼接而成。

最常见的LED点阵显示单元有5*7，7*9，8*8结构，前两种主要用于显示各种西文字符，后一种常用于显示各种汉字字符。

2、以单片机为核心的动态扫描电路

图2.1所示以单片机为核心的动态扫描电路是由单片机、显示控制电路、显示驱动电路组成单片机及相应软件，主要负责存储显示数据、安排控制信号的定时与顺序等。

根据驱动方式的不同，LED大屏幕显示方式可分为静态显示和动态扫描显示两种。

静态显示是指将一幅画面输入以后要保持到下一幅画面的输入；

动态显示是指将画面分为若干部分分别进行刷新。

另外，对于静态显示方式，需要较多的译码驱动装置，需要的引线也比较多；

对于动态扫描显示方式，可以避免以上不足，但是容易造成显示亮度低、屏幕闪烁等问题。

在实际的LED大屏幕显示中，很少有采用静态驱动的。

显示数据通常以字节的形式顺序存放在单片机的存储器中。

在行扫描列控制显示时，把显示数据从存储器中取出传送到每一行对应的列驱动器上，这就存在一个列数据传输方式的问题。

从控制电路到列驱动器的数据传输可以采用并行方式或串行方式，它们各有优缺：

数据并行传输的速度比较快，但是随着屏幕的增大，点阵模块数量的增多，线路会越来越复杂；

数据串行传输的速度比较慢，但它可以大大简化传输线路，对于大屏幕来说，采用串行传输方式比较合适。

采用串行传输的方法，控制电路可以只用一根信号线，将列数据一位一位传往列驱动器，与此同时，列驱动器中每一列都把当前数据传向后一列，并从前一列接收新数据，一直到一行的各列数据全部传输到位后，才能并行地进行显示。

对于串行传输来说，数据要经过并行到串行和串行到并行两次变换，因此列数据的准备时间可能相当长，在行扫描周期确定的情况下，留给行显示的时间就少一些，以至影响到LED的亮度。

解决串行传输中列数据准备和列数据显示的时间矛盾问题，可以采用重叠处理的方法。

即在显示本行各列数据的同时，准备下一行的列数据，这就需要列数据的显示具有锁存功能。

本行已准备好的数据打入并行锁存器进行显示时，串并移位寄存器就可以准备下一行的列数据，而不会影响本行的显示。

3、显示时间的分析

对于以动态扫描方式工作的显示系统，扫描时间的确定较为重要，根据人眼的视觉暂留时间，若每秒显示二十四帧以上，便可得到稳定的显示，取每秒二十五帧，即完成对全屏的一次扫描时间为40ms，那么，只要每次完成对全屏的扫描时间不超过该值，将会得到较为稳定的显示。

从理论上讲，显示屏的大小是任意的，但从上面的分析可知，显示屏做得越大，即屏幕的点阵规模越大，往显示屏上所送的数据就越多，数据传输与控制的时间也会增加，即完成一屏扫描的时间也将越长，然而，40ms的时间却是固定的，多于40ms会有闪烁感。

在设计显示屏的大小时，该因素是必需考虑的。

为了满足这一要求，关键在于提高微机的程序执行速度，可以选择更快的CPU，或数字信号处理芯片（DSP）。

事实上，LED显示屏控制器，要求的数字信号处理能力并不高，主要要求的是显示数据的访问和控制信号的产生。

2.2硬件电路

硬件电路分为三个部分：

单片机控制电路、扫描电路、显示电路。

2.2.1单片机控制电路

1、单片机AT89c52

AT89c52是美国ATMEL公司生产的低电压，高性能COMS8位单片机，片内含8Kbytes的可反复擦写的只读程序存储器（EPROM）和256bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，与标准MCS-51指令系统及8052产品引脚兼容，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大的AT89c52单片机适合于许多较为复杂控制应用场合。

其主要性能参数：

（1）与MCS-51产品指令和引脚完全兼容

（2）8K字节可重擦写Flash闪速存储器

（3）1000次擦写周期

（4）全静态操作：

0Hz~24MHz

（5）三级加密程序存储器

（6）256*8字节内部RAM

（7）32个可编程I/O口线

（8）3个16位定时/计数器

（9）8个中断源

（10）可编程串行UART通道

（11）低功耗空闲和掉电模式

AT89c52提供以下标准功能：

8K字节Flash闪速存储器，256字节内部RAM，32个I/O口线，3个16位定时/计数器，一个6向量两极中断结构，一个全双工串行通信口，片内振荡器及时钟电路。

同时，AT89c52可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。

空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。

掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位，其结构框图如图2.2所示。

T0T1

P0P1P2P3TXDRXD

图2.2单片机AT89c52结构框图

89C52单片机有40个引脚，这40个引脚按功能可以划分为4类，即电源引脚、外接晶振引脚、输入/输出引脚、控制引脚，具体划分如下：

a、电源引脚

VCC（第40脚）：

接电源+5V。

GND（第20脚）：

接电源负极，即接地。

b、外接晶振引脚

XTAL1（第19脚）：

振荡器反相放大器及内部时钟发生器的输入端。

XTAL2（第18脚）：

振荡器反相放大器的输出端。

c、输入/输出引脚

P0.0～P0.7（第39～32脚）：

P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。

作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。

在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

P1.0～P1.7（第1～8脚）：

P1是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。

作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。

与AT89C51不同之处是，P1.0和P1.1还可分别作为定时/计数器2的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），参见表2.1。

Flash编程和程序校验期间，P1接收低8位地址。

表2.1P1.0和P1.1的第二功能

引脚号

功能特性

P1.0

T2（定时/计数器2外部计数脉冲输入），时钟输出

P1.1

T2EX（定时/计数2捕获/重装载触发和方向控制）

P2.0～P2.7（第21～28脚）：

P2是一个带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对端口P2写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。

在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX@DPTR指令）时，P2口送出高8位地址数据。

在访问8位地址的外部数据存储器（如执行MOVX@RI指令）时，P2口输出P2锁存器的内容。

Flash编程或校验时，P2亦接收高位地址和一些控制信号。

P3.0～P3.7（第10～17脚）：

P3口是一组带有内部上拉电阻的双向I/O口。

P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。

此时，被外部拉低的P3口将用上拉电阻输出电流。

P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能。

P3.0：

RXD（串行输入口，串行通信时，信号由此输入单片机）。

P3.1：

RXD（串行输出口，串行通信时，单片机由此发送信号）。

P3.2：

（外部中断0输入口）。

P3.3：

（外部中断1输入口）。

P3.4：

T0（定时器0外部输入口）。

P3.5：

T1（定时器1外部输入口）。

P3.6