八人智能抢答器设计报告Word文档下载推荐.docx

上传人:b****3 文档编号:15884485 上传时间:2022-11-16 格式:DOCX 页数:18 大小:499.31KB
下载 相关 举报
八人智能抢答器设计报告Word文档下载推荐.docx_第1页
第1页 / 共18页
八人智能抢答器设计报告Word文档下载推荐.docx_第2页
第2页 / 共18页
八人智能抢答器设计报告Word文档下载推荐.docx_第3页
第3页 / 共18页
八人智能抢答器设计报告Word文档下载推荐.docx_第4页
第4页 / 共18页
八人智能抢答器设计报告Word文档下载推荐.docx_第5页
第5页 / 共18页
点击查看更多>>
下载资源
资源描述

八人智能抢答器设计报告Word文档下载推荐.docx

《八人智能抢答器设计报告Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《八人智能抢答器设计报告Word文档下载推荐.docx(18页珍藏版)》请在冰豆网上搜索。

八人智能抢答器设计报告Word文档下载推荐.docx

各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3,4,5,6,7,8;

(2)给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管显示为“8”倒计时显示“30”)和抢答的开始;

(3)抢答器具有数据锁存和显示的功能。

抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,封锁输入编码电路,禁止其他选手抢答。

抢答选手的编号一直保持到主持人将系统清零为止;

(4)抢答器具有定时(30秒)抢答的功能。

当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,抢答器显示为“0”,同时绿灯点亮提醒选手开始抢答。

若无人抢答,倒计时器重新置“30”,选手继续抢答直到有人抢答为止。

参赛选手在设定时间(30秒)内抢答有效,抢答成功,红灯点亮,同时定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止;

(5)可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号,作为定时计数器的CP信号。

二.设计方案的选择与论证

2.1方案选择与原理

(1)方案选择:

电路系统结构如图2-1:

图2-1八人智能抢答器原理图

(2)原理:

电路主要由脉冲产生电路、锁存电路、编码器、门电路及显示电路、倒计时电路和红绿灯电路组成。

当有选手抢答时,用优先编码器可以阻止其他选手抢答,然后通过门电路将数字显示在数码显示管上同时点亮红灯。

主持人宣布开始抢答时,绿灯点亮,倒计时电路启动由30计到0,如有选手抢答,倒计时停止。

三.电路设计计算与分析

3.1秒脉冲信号发生器

秒脉冲信号发生器是为倒计时电路产生脉冲信号使其完成减计数。

它频率的快慢决定了选手答题的时间。

由555构成的多谐振荡器与分频器组合产生秒脉冲信号。

(1)555多谐振荡电路产生时基脉冲

采用555产生10Hz震荡脉冲的参考电路如图3.1-1所示。

电阻参数可以由振荡器的频率计算公式为:

f=1.43/((R1+2R2)*C)求得。

图3.1-1555时基脉冲电路

(2)分频电路

为了得到稳定的秒脉冲信号只需将10Hz电路用74LS160进行十分频。

电路如图3.1-2:

图3.1-2秒脉冲电路

图3-3multisim仿真效果图

3.2倒计时电路设计

这一部分均采用两片中规模集成电路74LS192。

74LS192是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能。

由功能表(见附录)可知用其减计数功能可以实现倒计时,图中由555产生的秒脉冲和第二片的非同步借位输出端经过与非门作为第一片的CLK信号,经过五个或门反馈到LD(低电平有效)端进行预置数。

由图可知当十位和个位都为零时才进行预置数。

十位的输入端接的是0011,个位接的是0000从而完成30秒倒计时功能。

详见图3.2-1:

图3.2-1倒计时电路

3.3抢答电路设计

(1)抢答电路的功能有两个:

一是分辨出选手按钮的先后,并锁存优先抢答者的编号以供显示译码器使用;

二是要使其他选手的按钮操作无效。

选用优先编码器74LS148和RS锁存器完成上述功能,其电路如图3.3-1所示。

图3.3-1抢答电路

(2)工作原理:

当主持人控制按钮断开时绿灯处于熄灭状态,数码显示管为“0”;

当主持人按下开始是绿灯点亮,提醒选手开始抢答,优先编码器工作,即抢答处于工作状态,等待输入低电平信号,当有选手按动按钮时(如按下开关S5),红灯点亮,74LS148的输出为010,Yex=1,ST=0,使74LS148处于禁止工作状态,封锁了其他按钮的输入。

当优先抢答者回答完问题后,由主持人控制开关,使电路复位,以便进行下一轮抢答。

如图3.3-2~3.3-4所示:

图3.3-2抢答成功电路

图3.3-3六号选手抢答无效状态

图3.3-4主持人复位准备下一轮抢答

3.4整体电路如下:

本次设计的总体电路整体工作原理大体描述如下:

1.首先,由555构成多谐振荡器在经过分频器得到1HZ的秒脉冲,秒脉冲发生器的输出端接到计数器的CLK端。

2.由计数器的减计数功能和置数功能完成30秒的倒计时电路,74LS192为上升沿有效,经过十个脉冲信号后第一片完成从0-9的计数,当下一个脉冲来到时第一片向第二片的非同步输出端借位继续从0-9循环直到30秒结束。

由或门构成的置数端产生低电平送到LD端计数器重新置入30,如此循环下去。

3.抢答电路由选优先编码器74LS148和RS锁存器构成,当主持人控制按钮断开时绿灯处于熄灭状态,数码显示管为“0”;

当主持人按下开始是绿灯点亮,提醒选手开始抢答,优先编码器工作,即抢答处于工作状态,等待输入低电平信号,当有选手按动按钮时红灯点亮,74LS148的Yex=1,ST=0,使74LS148处于禁止工作状态,封锁了其他按钮的输入。

从而实现抢答的准确性。

4.由秒脉冲电路、倒计时电路和抢答电路构成总电路。

如图3.4-1所示,multisim仿真见图3.4-1~3.3-4所示。

图3.4-1总电路图

图3.4-2开始抢答

图3.4-3抢答有效

图3.4-4新一轮抢答开始

3.5PCB板的制作:

1.按照multisim里的原理图在protel新建原理图文件并绘制原理图;

2.给原件添加封装,并生成网络表;

3.新建PCB文件,导入网络表,自动布局、布线,完成PCB板的制作。

见图3.5-1和3.5-2:

图3.5-1protel原理图

图3.5-2PCB板图

四.总结及心得

4.1设计任务完成情况

通过为期两周的课程设计,完成了本次设计的技术指标,刚开始设计的时候,由于倒计时电路这部分比较难搞定,所以在连接电路的时候,就会停下来设计倒计时电路,为了提高效率,在实际的操作中,先实现99倒计数电路,预置数测试通过后,再把秒脉冲信号送进去,调测符合要求,最后完成倒计时电路的连接。

倒计时与抢答电路连接后完成一块电路板,它所实现的功能就是可供8名选手参加比赛的智力竞赛抢答器。

4.2问题及改进

在设计的555构成多谐振荡器输出的方波信号,由于电路里面使用的电容元件,在实验的时候,随着实验室里面温度的变化,输出信号的频率也会发生变化,这是造成误差的一个原因,为了在验收的时候提高测量的准确性,所以在测量前要调节电位器,把产生的方波信号接示波器,测量其输出频率,调节电位器,使输出的信号非常接近10Hz,这样的话在后面的测量中会减小误差。

在调测计数显示电路的时候,开始用的七输入的数码显示管,但b段显示管总是不亮,百思不得其解,同组的一个同学提醒我用四管脚的,这才完成了显示部分的准确显示,使我认识到了团队的力量。

在完成预置数功能时,开始只认为把十位的00送到LD段就可以了,其实不然,经过对出现的问题反复思考和实验终于完成了预置“30”的电路。

由于multisim里提供的元器件不足、74LS148没有附加控制端,不能实现完全的优先编码功能,这也是导致抢答混乱的原因,为此安装了一个红色警示灯提醒主持人是否有选手抢答成功,避免了抢答混乱。

要是74LS148有附加控制端电路就更稳定可靠了,只允许一个选手对其编码,抢答实现的就更准确了。

4.3心得体会

我们学习了数字电子电路和模拟电子电路,对电子技术有了一些初步了解,但那都是一些理论的东西。

通过这次数字抢答器的课程设计让我们体味到设计电路、连接电路、调测电路过程中的苦乐甘甜。

设计是我们将来必需的技能,这次实习恰恰给我们提供了一个应用自己所学知识的机会,从到图书馆查找资料到对电路的设计、电路的调试再到最后电路的成型,都对我所学的知识进行了检验。

在实习的过程中发现了以前学的数字电路的知识掌握的不牢。

同时在设计的过程中,遇到了一些以前没有见到过的元件,但是通过查找资料来学习这些元件的功能和使用。

制作过程是一个考验人耐心的过程,不能有丝毫的急躁,马虎,对电路的调试要一步一步来,不能急躁,因为是在电脑上调试,比较慢,又要求我们有一个比较正确的调试方法,像把秒脉冲调准等等。

这又要我们要灵活处理,在不影响试验的前提下可以加快进度。

合理的分配时间。

最重要的是要熟练地掌握课本上的知识,这样才能对试验中出现的问题进行分析解决。

五.附录

5.1部分集成器件的使用和功能表

(1)十进制可逆计数器74LS192引脚图及功能表:

74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列如图5.2-1所示:

图5.1-174LS192引脚排列图

图中(PL)ˊ为置数端,CPU为加计数端,CPD为减计数端,(TCU)ˊ为非同步进位输出端,(TCD)ˊ为非同步借位输出端,P0、P1、P2、、P3、为计数器输入端,MR为清除端,Q0、Q1、Q2、Q3为数据输出端。

其功能表如下:

输入

输出

MR

PL

CPU

CPD

P3

P2

P1

P0

Q3

Q2

Q1

Q0

1

×

d

c

b

a

加计数

减计数

表5.1-174LS192功能表

(2)8线-3线优先编码器74LS148引脚图及功能表

在优先编码器电路中,允许同时输入两个以上的编码信号。

不过在设计优先编码器是已经将所有的输入信号按优先顺序排了队,当几个输入信号同时出现时,只对其中优先权最高的一个进行编码,其引脚排列如图5.2-2所示:

图5.1-274SL148引脚排列图

表5.1-274LS148逻辑功能表

(3)74LS160为十进制同步加法计数器

其引脚排列和逻辑符号如图5.1-3所示:

图5.1-374LS160引脚排列和逻辑符号

CP

EPET

工作状态

×

置零

预置数

01

保持

0

保持(但C=0)

11

计数

表5.1-374LS160功能表

5.2元器件明细表

型号

功能

数量

74LS28D

二输入或非门

1片

74LS08N

二输入与门

4片

74LS32D

二输入与或门

5片

74LS04D

反相器

74LS20D

四输

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 经管营销 > 人力资源管理

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1