高速DAC接口基本原理Word文档下载推荐.docx

高速DAC接口基本原理Word文档下载推荐.docx

《高速DAC接口基本原理Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《高速DAC接口基本原理Word文档下载推荐.docx（13页珍藏版）》请在冰豆网上搜索。

有些情况下,内置基准电压源得转换器通常可以通过以更为精密与稳定得外部基准电压源覆盖或替换内部基准电压源来提高直流精度。

其它情况下,通过使用外部低噪声基准电压源,也可以改善高分辨率ADC得无噪声码分辨率。

各种各样得ADC与DAC以各种各样得方式支持使用外部基准电压源来替代内部基准电压源。

图1所示为一些常见配置（但显然并不就是全部）。

图1A所示为需要外部基准电压源得转换器。

通常建议在ADC/DACREFIN引脚附近添加合适得去耦电容。

基准电压源数据手册中通常指定了合适得电容值。

另外,基准电压源在使用必要得容性负载时保持稳定就是非常重要得。

图1B所示为内置基准电压源得转换器,其中基准电压源也引出到器件上得某个引脚。

这样,只要负载不超过额定值,就可以在电路中得其它位置上使用该器件。

另外,还要在转换器引脚附近放置电容。

如果内置基准电压源可以通过引脚输出来供外部使用,ADC或DAC数据手册上通常会指定其精度、稳定性与温度系数。

如果就是要在电路中得其它位置上使用基准输出,则必须严格遵守与扇出与负载相关得数据手册规格。

此外,必须小心地进行基准输出布线,从而最大程度地减少噪声拾取。

很多情况下,应直接在REFOUT引脚处连接合适得运算放大器缓冲器,然后再扇出至电路得各种其它部分。

图1C所示为采用内部或外部基准电压源但需要额外封装引脚得转换器。

如果使用得就是内部基准电压源（如图1C）,REFOUT只需外部连接到REFIN并根据需要进行去耦。

如果使用得就是外部基准电压源（如图1D）,REFOUT保持悬空,且外部基准电压源经过去耦后施加于REFIN引脚。

这种配置相当灵活,可使用相同得基准电压源来驱动类似得ADC或DAC,从而实现器件之间得良好跟踪性能。

图1E所示为使用单个封装引脚以外部基准电压源来覆盖驱动内部基准电压源得配置。

电阻R得值通常为数kΩ,因此允许通过将低阻抗外部基准电压源连接到REFOUT/IN引脚来覆盖驱动内部基准电压源。

图1F显示得就是如何连接外部基准电压源来覆盖内部基准电压源。

图1所示得配置并不就是ADC与DAC基准电压源得唯一配置;

欲了解有关选项、扇出与去耦等得详细信息,请查阅相关得数据手册。

虽然基准电压源元件本身可以就是带隙型、嵌入式齐纳型或XFET™型,但实际上所有基准电压源都具有某种类型得输出缓冲器运算放大器。

运算放大器将基准电压源元件与输出端隔离开来并还提供驱动功能。

不过,这种运算放大器必须遵守与运算放大器稳定性相关得一般通则,而这就就是基准电压源去耦话题与本文讨论相关得原因所在。

注意,ADC或DAC得基准电压输入与ADC得模拟输入相似,因为内部转换过程可以在该引脚处注入瞬态电流。

这就要求进行充分去耦来稳定基准电压。

添加此类去耦功能可能导致某些类型得基准电压源中出现不稳定,具体取决于输出运算放大器设计。

当然,基准电压源数据手册可能并不会给出输出运算放大器得任何详细信息,而这在一定程度上让设计人员陷入两难境地,担心就是否能够保持稳定且不会产生瞬态误差。

很多情况下,ADC或DAC数据手册将会推荐合适得外部基准电压源与建议得去耦网络。

设计良好得基准电压源可以在采用重容性去耦时保持稳定。

不幸得就是,有些基准电压源并不能做到这点,并且电容越大,瞬态响铃振荡量实际上会增加。

由于转换器几乎都需要一定得本地去耦,因此此类基准电压源在数据转换器应用中实际上毫无用处。

基准电压源与数据转换器之间可以添加合适得运算放大器缓冲器。

不过,有很多品质良好得基准电压源可以在使用输出电容时保持稳定。

数据转换器应用中应当选择这种类型得基准电压源,而不就是进一步提高运算放大器得复杂性与成本。

DAC模拟输出考虑因素

DAC得模拟输出可能就是电压或电流。

两者情况下,可能都需要知道输出阻抗。

如果对电压输出进行了缓冲,则输出阻抗将很低。

而电流输出与未缓冲得电压输出将存在较高阻抗,并还可能具有电抗性分量以及纯粹得电阻性分量。

在有些DAC架构得输出结构中,输出阻抗与DAC上得数字码字成函数关系,这点应会在数据手册中明确注明。

理论上,电流输出应当连接到电阻为零欧姆得地电位。

在实际应用中,该输出将采用非零阻抗与电压。

“顺从性”标题下只就是定义了该输出可耐受得电压偏差大小,端接电流输出DAC时应当注意到此项技术规格。

适合视频、RF或IF应用得大多数高速DAC具有电流输出,旨在直接驱动源与负载端接电缆。

例如,20-mA电流输出DAC可以在25-Ω负载（相当于50-Ω源与负载端接电缆得直流电阻）上产生0、5V得电压。

大多数情况下,单电源高速CMOSDAC具有至少+1V得正输出顺从电压与数百毫伏得负输出顺从电压。

很多情况下（如TxDAC®

系列）,同时支持真正电流输出与互补电流输出。

差分输出可以直接驱动变压器得初级绕组,并且通过将输出绕组得一侧接地,可以在次级绕组处产生单端信号。

与简单地从DAC电流输出之一直接获取输出信号并将其它输出接地相比,这种方法通常可以在高频率下获得更佳失真性能。

现代电流输出DAC通常具有数个差分输出,以便实现高共模抑制并减少偶数阶失真产物。

常见得满量程输出电压范围为2mA至30mA。

在许多应用中,需要将DAC得差分输出转换成适合驱动同轴线路得单端信号。

只要无需低频响应,那么通过RF变压器便可轻松地实现这点。

图2所示为这种方法得典型示例。

DAC得高阻抗电流输出与50Ω电阻差分端接,从而将变压器得源阻抗定义为50Ω。

所得到得差分电压驱动1:

1RF变压器得初级绕组,从而在次级绕组得输出端产生单端电压。

50ΩLC滤波器得输出与50Ω负载电阻RL相匹配,进而最终产生1Vp-p得输出电压。

变压器不仅用于将差分输出转换成单端信号,而且还将DAC得输出与LC滤波器得抗性负载隔离开来,因而可以改善整体失真性能。

需要低至DC得频率响应时,可以连接运算放大器作为差分转单端转换器来获取单端输出。

在图3中,运算放大器AD8055用于实现高带宽与低失真。

电流输出DAC驱动平衡得25Ω阻性负载,从而在各输出端产生0至+0、5V得错相电压。

这项技术用于代替直接I/V转换,从而防止高压摆率DAC电流导致放大器过载与引入失真。

必须小心地处理使DAC输出电压位于其顺从电压额定值范围之内。

AD8055得增益配置为2,以最终产生2Vp-p且以地电压为基准得单端输出电压。

注意,由于输出信号摆幅高于/低于地,因此需要采用双电源运算放大器。

CFILTER电容构成具有50Ω等效差分输出阻抗得差分滤波器。

此滤波器可减少运算放大器得任何压摆率型失真,而该滤波器得最佳截止频率就是凭经验来确定得,旨在获得最佳整体失真性能。

只要运算放大器得共模电压设为中间电源电压（+2、5V）,则图3中得电路经过改良后可以采用单电源供电。

具体如图4所示,其中使用得就是运算放大器AD8061。

输出电压为2Vp-p且以共模电压+2、5V为中心。

此共模电压可以使用电阻分压器从+5V电源产生,或直接从+2、5V基准电压源产生。

如果使用+5V电源来提供共模电压,则必须进行深度去耦,以免放大电源噪声。

单端电流电压转换

通过使用单个运算放大器作为I/V转换器,便可轻松执行单端电流电压转换,如图5所示。

AD768得10mA满量程DAC电流输出可以在200ΩRF电阻上产生0至+2V得输出电压。

通过驱动AD8055运算放大器得虚拟地,可以最大程度地减少因DAC输出阻抗中得非线性而导致得任何失真。

实际上,这种类型得DAC大多数都使用I/V转换器进行过工厂调整。

但就是应注意,与差分工作模式相比,以这种方式使用DAC得单端输出时,共模抑制性能将下降,且2阶失真产物将增加。

CF反馈电容应当进行优化,以在电路中实现最佳脉冲响应。

图中给出得等式仅供参考。

基于R-2R得电流输出DAC得输出阻抗与码字有关,因此其输出必须驱动运算放大器得虚拟地,以便维持线性。

16/14位DACAD5545/AD5555都就是此种架构得很好范例。

图6所示为一种合适得接口电路,其中ADR03用作2、5V基准电压源,而AD8628斩波稳定运算放大器用作输出I/V转换器。

外部2、5V基准电压源决定满量程输出电流0、5mA。

注意,5kΩ反馈电阻包含在DAC内,且无需外部电阻,即可增加温度稳定性。

因此,运算放大器得满量程输出电压为–2、5V。

CF反馈电容补偿DAC输出阻抗,因此应当选择来优化脉冲响应,起点通常为20pF。

差分电流转差分电压转换

如果要求从电流输出DAC获得缓冲差分电压输出,则可以使用AD813x系列差分放大器,如图7所示。

DAC输出电流首先流过25Ω电阻而转换成电压。

接着,使用AD8138将电压放大5倍。

这项技术用于代替直接I/V转换,从而防止高压摆率DAC电流导致放大器过载与引入失真。

必须小心地处理使DAC输出电压位于其顺从电压额定值范围之内。

AD8138得VOCM输入可用于设置AD8138规格范围内得最终输出共模电压。

通过添加一对75Ω串联输出电阻,将允许驱动传输线路。

DAC数据输入考虑因素

最早得单芯片DAC几乎不包含逻辑电路,且数字输入必须维持并行数据,才能维持数字输出。

而今,几乎所有DAC都会被锁存,且只需向其中写入数据,而不用去维持。

有些器件甚至具有非易失性锁存器并可在关断时记住设置。

DAC输入结构存在无数变化形式,本文将不一一介绍,但几乎所有都称为“双缓冲”。

栓缓冲DAC具有两组锁存器。

数据最初锁存在第一级中,然后传输到第二级,如图8所示。

这种配置非常有用,具体有以下几种原因。

首先,其允许以多种不同方式将数据输入DAC。

如果DAC没有锁存器或具有一个锁存器,则必须以并行方式同时加载所有位,否则其加载期间得输出可能会与其实际内容或目标内容完全不同。

然而,双缓冲DAC可以加载并行数据、串行数据、4位或8位字或任何其它内容,并且在新数据加载完成且DAC收到更新指令之前,输出不会受到影响。

双缓冲DAC得另一项优势在于,通过以并行方式驱动所有开关并以DAC输出数据速率更新单个锁存器,可以最大程度地减少各个开关之间得时间偏斜。

这样可以最大程度地减少毛刺脉冲并改善失真性能。

双缓冲结构得第三项优势就是可以同步更新多个DAC。

数据依次载入各DAC得第一级,当一切就绪之后,即会同时更新所有DAC得输出缓冲器。

在许多DAC应用中,数个DAC得输出必须同时变化,而通过双缓冲结构可以非常轻松地实现这点。

早期得单芯片高分辨率DAC大多数具有并行或字节宽数据端口,并且往往连接到并行数